DVD伺服芯片的緩沖器管理單元的設計與實現(xiàn).pdf

1、DVD伺服信號處理部分是DVD系統(tǒng)的重要組成部分，主要完成伺服控制、對數(shù)據(jù)調(diào)制解調(diào)、編解碼、糾錯等功能。在系統(tǒng)運行過程中，這部分需要大容量的緩沖器支持其數(shù)據(jù)的平滑傳輸，因此對緩沖器的有效管理是伺服數(shù)字信號處理部分正常工作的重要環(huán)節(jié)。本文設計的緩沖器管理單元是DVD伺服芯片中的重要組成部分，該單元主要負責管理片外緩沖器、控制芯片內(nèi)數(shù)據(jù)流等功能，保證該芯片的高速數(shù)據(jù)傳輸和數(shù)據(jù)的平滑流動。 本文分析了DVD系統(tǒng)的構成及DVD的數(shù)據(jù)格式

2、。在總結DVD伺服信號處理部分的主要功能的基礎上，提出了可兼容DVD、CD并帶有刻錄功能的DVD伺服芯片的系統(tǒng)架構。根據(jù)DVD的數(shù)據(jù)格式設計了數(shù)據(jù)在緩沖區(qū)的存儲格式和緩沖區(qū)的管理方案。針對該芯片的架構，提出了緩沖器管理單元的設計方案，并應用Verilog語言完成了該單元的RTL級設計。 在完成該單元的RTL級設計的基礎上，進一步構建了該單元及整個系統(tǒng)的功能仿真平臺，在該平臺上驗證了設計的正確性。針對Xilinx公司的Vertex

3、-Ⅱ系列FPGA對本設計進行綜合、映射、布局布線及時序仿真，實現(xiàn)了從代碼到門級網(wǎng)表的轉(zhuǎn)換，并在實現(xiàn)過程中提出了有利于數(shù)據(jù)穩(wěn)定傳輸?shù)臅r鐘管理和時序約束的設計方法。 文中采用將FPGA作為集成電路原型驗證的方法，設計了針對該芯片數(shù)字電路部分的FPGA驗證平臺。該芯片的其它模塊與本文設計的單元整合之后，在FPGA驗證平臺上實現(xiàn)了播放VCD影碟和DVD影碟的功能。 通過FPGA平臺的實際驗證，本設計完全可以滿足該芯片的高速數(shù)據(jù)傳