頻譜共享通信系統(tǒng)頻譜感知鏈路FPGA實(shí)現(xiàn)研究.pdf

1、國(guó)家“863”重大項(xiàng)目“頻譜資源共享無(wú)線通信系統(tǒng)驗(yàn)證網(wǎng)絡(luò)”致力于建立一個(gè)認(rèn)知無(wú)線電技術(shù)的驗(yàn)證平臺(tái)，主要用于驗(yàn)證認(rèn)知無(wú)線電的關(guān)鍵技術(shù)，以及基于認(rèn)知無(wú)線電的多個(gè)無(wú)線通信系統(tǒng)融合創(chuàng)新。其中，頻譜感知鏈路基帶部分的設(shè)計(jì)與現(xiàn)場(chǎng)可編程門陣列（FPGA）實(shí)現(xiàn)是本文的主要研究?jī)?nèi)容。
　　按照頻譜共享無(wú)線通信系統(tǒng)頻譜感知的要求，本文設(shè)計(jì)了頻譜感知鏈路的總體方案，包括感知過(guò)程、信號(hào)調(diào)理、感知算法以及感知協(xié)議四個(gè)部分。
　　系統(tǒng)頻譜感知方案設(shè)計(jì)的

2、目標(biāo)是在比較低的虛警概率下盡可能地提高檢測(cè)概率以及盡可能地降低檢測(cè)時(shí)間。為了實(shí)現(xiàn)這一目標(biāo)，本文綜合考慮系統(tǒng)硬件電路的約束，通過(guò)分析不同自動(dòng)增益控制（AGC）調(diào)整步進(jìn)方案的性能，提出了一種適合系統(tǒng)頻譜感知鏈路的快速AGC調(diào)整算法。
　　基于系統(tǒng)硬件平臺(tái)，本文對(duì)頻譜感知鏈路中的相關(guān)接口進(jìn)行了設(shè)計(jì)，其中包括模數(shù)轉(zhuǎn)換器（ADC）接口，射頻與基帶的接口以及FPGA與數(shù)字信號(hào)處理器（DSP）的接口。
　　本文按照頻譜感知的需求，并通過(guò)分

3、析不同數(shù)字預(yù)處理方案對(duì)頻譜感知的性能影響，設(shè)計(jì)了適合頻譜感知鏈路的數(shù)字預(yù)處理方案。
　　本文通過(guò)分析鄰道干擾對(duì)頻譜感知性能的影響，提出了一種簡(jiǎn)單易實(shí)現(xiàn)的鄰道干擾抑制算法，在一定程度上解決了鄰道干擾造成頻譜感知性能惡化的問(wèn)題。
　　本文對(duì)上述所有設(shè)計(jì)方案在系統(tǒng)硬件平臺(tái)上完成了 FPGA實(shí)現(xiàn)，并進(jìn)行時(shí)序仿真和在線測(cè)試，驗(yàn)證方案的可行性和穩(wěn)定性。
　　最后，本文對(duì)系統(tǒng)頻譜感知鏈路進(jìn)行了系統(tǒng)級(jí)的測(cè)試，驗(yàn)證其在整個(gè)系統(tǒng)的正常運(yùn)行