已閱讀1頁，還剩62頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、近年來，USB接口因為其便捷等特點廣泛的應(yīng)用于各類電子產(chǎn)品上，USB設(shè)備通信時存在著數(shù)據(jù)同步和采樣，需要穩(wěn)定的系統(tǒng)時鐘來保證設(shè)備的正常工作。傳統(tǒng)的USB控制芯片內(nèi)置了為電路提供系統(tǒng)時鐘的鎖相環(huán)電路，但還需要外接一個低頻晶振來提供基準(zhǔn)時鐘才能正常工作。這使得鎖相環(huán)電路產(chǎn)生的系統(tǒng)時鐘精度很大程度上依賴外接晶振的精度，并提高了成本和板級電路復(fù)雜度。
基于HHNEC0.35μm標(biāo)準(zhǔn)工藝，本文在傳統(tǒng)的鎖相環(huán)電路基礎(chǔ)上提出了一種適用于US
2、B設(shè)備中鎖相環(huán)電路的設(shè)計方法，解決了上述問題。該設(shè)計方法在鎖相環(huán)基本結(jié)構(gòu)上增加了時鐘信息提取單元，將該電路和改進(jìn)的鑒頻鑒相器組合實現(xiàn)對兩個時鐘信號頻率（相位）的比較的功能。然后增加了模式切換單元，實現(xiàn)了USB2.0低速、全速和高速NRZ編碼下的兼容。設(shè)計中還引入了低功耗控制模塊，可以在不需要的時候關(guān)閉電路中的部分模塊，降低電路功耗。本文還給出了鎖相環(huán)電路中各個模塊的設(shè)計，包括鑒頻鑒相器、邊沿鑒相器、電荷泵電路、壓控振蕩器以及分頻器，并完
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 通用串行總線USB研究及實現(xiàn).pdf
- 通用串行總線數(shù)據(jù)傳輸
- 通用串行總線(USB)技術(shù)的研究與實踐.pdf
- 通用串行總線(usb2.0)的ip核設(shè)計
- 通用串行總線體系（USB）結(jié)構(gòu)研究及其實現(xiàn).pdf
- 基于通用串行總線（USB）技術(shù)的高速數(shù)據(jù)采集系統(tǒng)設(shè)計.pdf
- usb2.0通用串行總線ip核設(shè)計
- 虛擬飛管計算機(jī)通用串行總線設(shè)計與實現(xiàn).pdf
- 基于通用串行總線的數(shù)據(jù)采集單元在高電壓設(shè)備監(jiān)測中的研究.pdf
- 通用串行總線技術(shù)在數(shù)字運(yùn)動控制中的應(yīng)用研究.pdf
- 鎖相環(huán)的綜合設(shè)計.pdf
- 鎖相環(huán)設(shè)計技術(shù)的研究.pdf
- 鎖相環(huán)輻射加固設(shè)計研究.pdf
- CMOS集成鎖相環(huán)設(shè)計.pdf
- 全數(shù)字鎖相環(huán)的設(shè)計
- 全數(shù)字鎖相環(huán)設(shè)計
- 自校準(zhǔn)鎖相環(huán)設(shè)計研究.pdf
- 應(yīng)用于LVDS串行器的電荷泵鎖相環(huán)的設(shè)計.pdf
- CMOS鎖相環(huán)的研究與設(shè)計.pdf
- 鎖相環(huán)設(shè)計外文翻譯
評論
0/150
提交評論