基于通用PC的信道測(cè)量?jī)x關(guān)鍵技術(shù)研究.pdf

1、準(zhǔn)確的認(rèn)知無(wú)線信道傳播特性是任何寬帶無(wú)線移動(dòng)通信系統(tǒng)設(shè)計(jì)的基礎(chǔ)。信道測(cè)量是獲取無(wú)線信道傳播特性最直接、最有效的方法。近年來(lái)，信道測(cè)量?jī)x的研究與開(kāi)發(fā)受到了國(guó)內(nèi)外學(xué)術(shù)界和工業(yè)界的廣泛關(guān)注?，F(xiàn)有商用信道測(cè)量?jī)x如芬蘭的Propsound和德國(guó)的RUSK由于價(jià)格昂貴、體積較大，不利于開(kāi)展大規(guī)模的信道測(cè)量工作。然而，新一代的無(wú)線通信系統(tǒng)LTE的網(wǎng)絡(luò)部署和性能評(píng)估需要大量的實(shí)際測(cè)量結(jié)果作為參考。因此，研究一種低成本、高效率、靈活性強(qiáng)的信道測(cè)量?jī)x具有重

2、大意義。隨著現(xiàn)代高性能處理器的發(fā)展、ASIC工藝的改進(jìn)以及存儲(chǔ)設(shè)備性能的提升，以通用PC為架構(gòu)的信道測(cè)量?jī)x是未來(lái)的研究方向。本文從數(shù)據(jù)采集、數(shù)據(jù)處理和數(shù)據(jù)傳輸三個(gè)角度，研究了基于通用PC的信道測(cè)量?jī)x關(guān)鍵技術(shù)，設(shè)計(jì)了基于通用PC的信道測(cè)量?jī)x實(shí)現(xiàn)模塊，并完成了部分模塊的調(diào)試與驗(yàn)證。
　　本文研究?jī)?nèi)容包括信道測(cè)量?jī)x的模擬中頻數(shù)據(jù)采集、數(shù)字下變頻以及基帶數(shù)據(jù)傳輸?shù)燃夹g(shù)。首先，對(duì)上述技術(shù)所用到的基礎(chǔ)理論包括信號(hào)采樣、多速率信號(hào)處理、千兆以太

3、網(wǎng)等進(jìn)行了闡述。其次，在上述理論的基礎(chǔ)上，對(duì)數(shù)據(jù)采集硬件電路進(jìn)行了相應(yīng)的設(shè)計(jì)。最后，在FPGA平臺(tái)實(shí)現(xiàn)了對(duì)中頻信號(hào)的數(shù)字下變頻處理和基帶信號(hào)的千兆以太網(wǎng)數(shù)據(jù)傳輸。論文具體工作內(nèi)容如下:
　　1.根據(jù)數(shù)模混合電路的設(shè)計(jì)規(guī)范和相應(yīng)模擬前端電路設(shè)計(jì)規(guī)則完成了AD/DA子板的設(shè)計(jì)。數(shù)據(jù)采集AD/DA子板包括AD模塊、DA模塊、接口、時(shí)鐘、電源模塊、配置模塊等，數(shù)據(jù)采集子板使用AD9643作為其AD轉(zhuǎn)換器，DAC3174作為其DA轉(zhuǎn)換器，通

4、過(guò)AD9552PLL芯片和AD9513時(shí)鐘芯片實(shí)現(xiàn)采樣率的靈活調(diào)整。子板的所有原理圖和PCB都在Altium Designer中設(shè)計(jì)完成。
　　2.使用Altera公司的EP2S180 FPGA平臺(tái)，在QuartusⅡ13.0環(huán)境中，通過(guò)Verilog編程和IP核的調(diào)用完成數(shù)字下變頻部分的驗(yàn)證。首先完成了基于m序列的數(shù)字發(fā)射機(jī)設(shè)計(jì)，包括m序列生成與映射、內(nèi)插、成型濾波、多級(jí)內(nèi)插與調(diào)制輸出等模塊。之后將它作為接收機(jī)的信號(hào)來(lái)源，完成了