CMOS1：4分接器的設(shè)計.pdf

1、隨著電信網(wǎng)和Internet網(wǎng)絡(luò)的迅猛發(fā)展，多媒體通信的廣泛應(yīng)用，光纖通信已成為信息社會的支柱。同步數(shù)字體系(SDH)標準已由國際電信聯(lián)盟ITU-T確立為世界性高速數(shù)字傳輸標準。SDH定義了STM-1、STM-4、STM-16、STM-64等一整套標準的同步傳輸模塊，其數(shù)據(jù)速率分別為155.52、622.08、2488.32和9953.28Mb/s等(通常稱之為155Mb/s、622Mb/s、2.5Gb/s和10Gb/s)。本文介紹應(yīng)用

2、于光纖傳輸系統(tǒng)SDHSTM-4級別1:4分接器的設(shè)計。 分接器是實現(xiàn)高速數(shù)據(jù)傳輸?shù)年P(guān)鍵電路之一。它位于光纖接收機的末端，將接收到的一路高速信號重新恢復(fù)成多路的低速信號。實際上，這一路高速信號數(shù)據(jù)速率的大小決定了光纖波分復(fù)用(WDM)系統(tǒng)中單信道的容量大小。 分接器有三種基本結(jié)構(gòu)：串型、并型和樹型。本文分析了三種結(jié)構(gòu)的工作原理及其優(yōu)缺點。根據(jù)三種結(jié)構(gòu)的各自特點和設(shè)計目標，本文選用串行結(jié)構(gòu)進行設(shè)計。 在集成電路設(shè)計中

3、，速度、功耗和面積是考慮的主要因素。分接器的基本單元電路是觸發(fā)器。觸發(fā)器有兩類常見的邏輯電路：CMOS邏輯電路和源極耦合FET邏輯(SCFL)電路。CMOS邏輯電路雖然速度偏低，但具有靜態(tài)功耗低和結(jié)構(gòu)簡單兩大優(yōu)點。SCFL電路速度高，但功耗和面積也較大?？紤]到本文以中等速度和低功耗為設(shè)計目標，因而采用了CMOS邏輯電路。本文將分析CMOS邏輯電路的性能，著重闡述CMOSD觸發(fā)器的設(shè)計及優(yōu)化方法。同時介紹接口電路的設(shè)計和集成電路設(shè)計裕量的