PXI高性能數(shù)字I-O模塊研制.pdf

1、本文主要研究和設(shè)計(jì)了基于PXI總線的高性能數(shù)字I/O模塊，高性能數(shù)字I/O模塊是一種重要的數(shù)據(jù)域測(cè)試儀器，能夠在數(shù)字系統(tǒng)的設(shè)備調(diào)試和故障診斷中根據(jù)實(shí)際需要，對(duì)目標(biāo)系統(tǒng)施加數(shù)字激勵(lì)，捕獲系統(tǒng)產(chǎn)生的響應(yīng)數(shù)據(jù)，為數(shù)字系統(tǒng)性能測(cè)試、現(xiàn)場(chǎng)調(diào)試、故障診斷提供有價(jià)值的試驗(yàn)依據(jù)，因而具有著廣泛的用途和重要的應(yīng)用價(jià)值。PXI總線高性能數(shù)字I/O模塊的研制，對(duì)于提高我國(guó)數(shù)據(jù)域測(cè)試儀器研究水平具有重要的意義。
　　本文在參閱了大量技術(shù)文獻(xiàn)的基礎(chǔ)上，根據(jù)

2、PXI總線規(guī)范以及模塊的性能指標(biāo)要求，確定了總體方案。在此基礎(chǔ)上設(shè)計(jì)了模塊與總線的接口部分以及功能電路部分，采用VerilogHDL(HardwareDescriptionLanguage)語(yǔ)言實(shí)現(xiàn)總線對(duì)模塊各個(gè)功能部分的控制邏輯。針對(duì)模塊的多通道，高數(shù)據(jù)速率，大存儲(chǔ)深度等較高的技術(shù)指標(biāo)要求，選擇了三片大容量、高速同步靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）為核心器件。一片用于獲取響應(yīng)數(shù)據(jù)，一片用于輸出激勵(lì)數(shù)據(jù)，一片用于在一個(gè)時(shí)鐘周期內(nèi)將任一通道配置

3、成激勵(lì)／響應(yīng)。這三片SRAM配合連續(xù)地址序列和同步時(shí)鐘的方式，輸出一個(gè)激勵(lì)／響應(yīng)可隨時(shí)切換的數(shù)字激勵(lì)響應(yīng)序列。模塊中利用FPGA實(shí)現(xiàn)對(duì)上述SRAM的控制。利用三態(tài)總線緩沖門設(shè)計(jì)了前端驅(qū)動(dòng)電路，保證了激勵(lì)輸出有較大的驅(qū)動(dòng)電流和激勵(lì)響應(yīng)之間的高速切換。采用直接數(shù)字頻率合成器（DDS）產(chǎn)生頻率可變時(shí)鐘，使模塊能以靈活多變的數(shù)據(jù)速率執(zhí)行測(cè)試任務(wù)。
　　在軟件設(shè)計(jì)中，利用LabWindowsCVI編寫了符合VPP規(guī)范的儀器的驅(qū)動(dòng)程序和軟面板