基于二元決策圖的組合電路測試生成方法研究.pdf

1、隨著集成電路設計方法和工藝技術的提高,數字系統的性能越來越強,集成度也在迅速提高.特別是在系統芯片SoC出現以后,業(yè)界對縮短芯片的設計開發(fā)周期、縮小產品體積及提高系統性能等方面的要求日益加劇.這種高速的發(fā)展也對測試提出了嚴峻的考驗,有效地進行測試生成成為提高測試質量和測試速度的關鍵問題. 近年來隨著BDD的理論和結構的完善,為其在集成電路設計和測試領域中的應用提供了基礎.這其中包括集成電路的設計驗證、邏輯綜合及測試生成等方面.

2、 本文的主要工作如下:·介紹了集成電路測試的基本原理及分類、測試所針對的故障模型、故障壓縮及測試中用于評估的常用度量.在集成電路測試部分重點介紹了主要的測試生成算法.隨后對BDD的基礎知識和相關操作算法做了闡述和討論.·對BDD的變量排序優(yōu)化算法做了初步的研究.在對BDD的精確算法進行研究的基礎上,利用布爾函數中相鄰對稱變量的性質,對精確排序算法進行改進,消除了原算法的冗余操作.經實驗證明,本方案在繼承了原算法數學嚴密性和最優(yōu)解優(yōu)

3、點的同時,有效降低了BDD變量排序的運算時間開銷.·在對BDD和測試生成的布爾差分法研究的基礎上,根據BDD的結構特點對布爾差分思想進行改進,提出針對單固定型故障的測試生成方法.在完整電路的處理上,通過原始輸入(PI)和原始輸出(PO)的依賴關系對電路進行分塊處理.在各塊子電路的處理中通過故障模擬進行故障摘除,從而減少需要處理的目標故障,降低了運算的復雜性.通過對ISCAS.85部分電路的實驗結果表明,此方案能夠對組合電路進行有效的測試