連續(xù)時間型∑△調(diào)制器的系統(tǒng)級設(shè)計和建模方法.pdf

1、本文研究探討了低功耗、高精度(>12bit)的寬帶連續(xù)時間型∑△A/D調(diào)制器體系結(jié)構(gòu)的設(shè)計技術(shù)。采用沖激不變法把z域環(huán)路濾波器變換到s域，結(jié)合電路級的設(shè)計要求提出了環(huán)路濾波器中積分器增益因子的優(yōu)化方法，并對連續(xù)時間型∑△A/D調(diào)制器設(shè)計中的非理想因素進(jìn)行系統(tǒng)級建模和仿真?；诘凸脑O(shè)計考慮，調(diào)制器采用有源-無源混合型環(huán)路濾波器，并通過離散時間微分技術(shù)移除信號求和模塊。在多比特反饋DAC的設(shè)計中采用了數(shù)據(jù)輪轉(zhuǎn)算法，使得其失配誤差平均化，諧

2、波能量降低。
　　設(shè)計實例實現(xiàn)了一個5階3比特連續(xù)時間型∑△調(diào)制器。采用SMIC0.18-μm1P6M標(biāo)準(zhǔn)CMOS工藝驗證。芯片工作在1.8V電源電壓和128MHz時鐘頻率，在1MHz的信號帶寬內(nèi)，調(diào)制器的動態(tài)范圍為84dB，峰值SNR和SNDR分別為80dB和78dB，功耗為9mW。測試結(jié)果驗證了設(shè)計技術(shù)和建模方法。
　　最后，針對低功耗的要求進(jìn)行了進(jìn)一步的實踐：在內(nèi)部量化器中采用非平衡結(jié)構(gòu)的比較器替代傳統(tǒng)結(jié)構(gòu)的閃存模數(shù)轉(zhuǎn)