單脈沖雷達(dá)目標(biāo)跟蹤與抗干擾技術(shù)研究.pdf

1、隨著數(shù)字技術(shù)的發(fā)展以及探測(cè)目標(biāo)背景的復(fù)雜性增大，對(duì)于在干擾背景下雷達(dá)的目標(biāo)跟蹤能力要求越來越高。本論文研究了目標(biāo)跟蹤及其抗干擾技術(shù)，設(shè)計(jì)并實(shí)現(xiàn)了雷達(dá)數(shù)字信號(hào)處理器。主要內(nèi)容有：
　　 (1)調(diào)研了單脈沖雷達(dá)數(shù)字信號(hào)處理器的研究現(xiàn)狀，提出了單脈沖雷達(dá)數(shù)字信號(hào)處理器的實(shí)現(xiàn)方案；
　　 (2)應(yīng)用數(shù)字下變頻技術(shù)、FPGA和DSP技術(shù)等設(shè)計(jì)了數(shù)字信號(hào)處理器。首先對(duì)和差三通道信號(hào)進(jìn)行幅度相位校準(zhǔn)，之后對(duì)輸入的中頻和差三通道信號(hào)進(jìn)行

2、采樣，下變頻處理，提取角誤差，測(cè)量多普勒等計(jì)算，實(shí)現(xiàn)了高速的實(shí)時(shí)數(shù)字信號(hào)處理系統(tǒng)；
　　 (3)完成了電路原理圖和印制電路板的繪制，考慮了信號(hào)完整性的設(shè)計(jì)和電源完整性的設(shè)計(jì)。對(duì)電路進(jìn)行了裝配、調(diào)試和測(cè)試，分析并解決了調(diào)試、測(cè)試過程中遇到的一些問題；
　　 (4)完成了雷達(dá)信號(hào)處理器的角度和速度跟蹤回路的設(shè)計(jì)，并驗(yàn)證了設(shè)計(jì)的可行性。提出了一種簡單有效的抗速度欺騙干擾算法，結(jié)果表明設(shè)計(jì)是可行的，達(dá)到了系統(tǒng)設(shè)計(jì)的要求。