版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領
文檔簡介
1、東南大學碩士學位論文0.18μmCMOS20Gbs1:4分接器設計姓名:邵婉新申請學位級別:碩士專業(yè):電路與系統(tǒng)指導教師:馮軍20080101ABSTRACTABSTRACTW汕theincreasingoftelecommonieationexchangetherequirementsOnthetransmissioncapabilityofopticalfibercommunicationnetworksareforwardinga
2、swellUptonowthewidelyu8ed25Gb/ecommunicatiOUnetworkhasbeendifficulttomeettherequirementsSoitisurgenttodevelopultrahighspeedchipsforhigh“bitratecommunicationsDemultiplexer(DEMUX)isakeycircuitattheendoftheopticalreceiverin
3、awholeopticaltransmissionsystemndeenmpeecsahighqpeeddatasUeamtoseveralparallellowspeeddatagh℃amgWi血thedevelopmentofCMOSpI“OeASStheminimumdimensionofMOSgatedecreasegraduallywhichleadstohighercharacteristicfrequencyNowmany
4、foundriessupplyingsuchtechnologyaleestablishedW汕theprominentadvantage8oflowcostendhighstability,dccpsubmieronCMOStechnologyammoreandmorepopularinhighsp∞dhighperformanceintegratedcircuitsresearchBasedonliteraturesthepaper
5、introducedalatchstructurewithacommongatetopologyandasingleclockphageThycouldsatisfythesl“cdrequirementendimprovethestabilityandpowerdiss幣ation∞wellThispaperpresentsa018proCMOSdemuItiplexerforopticalreceiverThesystemiscon
6、structedintreepartsincludingahighspeed20Gb/sl:2DEMUXcelltwolowspeed10Gb,gl:2DEMUXcells10Gb/sdividerinputandOUtp—utbuffersfordataandclockTealizehighspeedalatchstruotarewithacommongatetopologyandasingleclockphaseisutilized
7、inthelIighspeed1:2DEMUXcellwhileSCFL(SourceCoupledFETLogic)inthelowspeed1:2DEMUXcellFurthermore,someimprovementinlayoutageadoptedtoachievegoodpafjm∞∞ofthewholecircuitPostlayoutsimulationresultsexhibitthatthe1:4DEMUXcallo
8、peratewellatthespeedof20Gb/sThepOWardissipationis273mWwiththeohipalcaof680X670∞。Integratedcircuittechnologyresearch,circuitdesignhyoutdrawingandpostlayoutsimulationoftheDEMUX∽presentedprimlyAndimprovedechemcisproposedatl
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 0.18μmcmos10gbs41復接器設計
- 0.18μmcmos基于倍頻結(jié)構(gòu)10gbs4:1復接器的設計
- 0.18μmcmos高速低功耗分接器設計
- 0.35μmcmos工藝3.125gbs低電壓1∶16分接器設計
- 0.18μmcmos工藝低電壓超高速1:16分接器設計
- 0.18umcmos10gbs4:1復接器集成電路設計
- 0.35μmcmos工藝低電壓高速1:4分接器
- 10gbs0.18μmcmos限幅放大器設計
- 0.18μmcmos10gbs激光驅(qū)動器與apc電路的設計
- 0.6μmcmos4:1高速復接器設計
- 0.13μmcmos工藝的30ghz(gbs)以上的四分頻器和1∶2分接器的設計
- 0.18μmcmos10gbs激光驅(qū)動電路設計
- 0.6μmcmos622mbs4:1復接器設計
- 超高速0.18μmcmos復接器集成電路設計
- 0.6μmcmos622mbs高速分接器設計
- 0.18μmcmos10gbs激光驅(qū)動器及單片集成光發(fā)射芯片設計
- 0.13μmcmos20gbs限幅放大器設計
- 低功耗0.18μm高速14分接器設計
- 基于0.18μmcmos工藝的比較器設計
- 0.18μmcmos10gbs光接收機前端放大電路設計
評論
0/150
提交評論