數(shù)字系統(tǒng)設計課程設計報告——多功能數(shù)字鐘

上傳人：奔*** IP屬地：河北更新時間：2024-03-01 格式：doc 頁數(shù)：20 大?。?12.00KB 人氣指數(shù)：12 舉報 版權申訴

已閱讀1頁，還剩19頁未讀，繼續(xù)免費閱讀

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、　　電子信息學院　　課程設計報告　　課程名稱: 《數(shù)字系統(tǒng)設計課程設計》 　　題目: 多功能數(shù)字鐘設計 　　年級/專業(yè)/班:

2、 2011級電科X班 　　學生姓名1: xxx 　　學　　號: 　　學生姓名2: xxx <

3、p>　　學　　號: 　　2014 年 7 月 1 日　　目錄　　1課程設計目標和流程分析3　　1.1課程設計目標3<

4、p>　　1.2開發(fā)環(huán)境說明3　　1.3設計流程說明3　　2系統(tǒng)設計3　　2.1系統(tǒng)架構設計3　　2.2子模塊分析3　　2.3調試結果3&l

5、t;p>　　3小結3　　附錄：主要代碼3　　課程設計目標和流程分析　　課程設計目標　　基于Verilog語言描述系統(tǒng)的功能；在quartusII環(huán)

6、境中編譯通過；仿真通過并得到正確的波形；掌握數(shù)字系統(tǒng)的分析和設計方法。能夠熟練的、合理的選用集成電路器件。掌握數(shù)字鐘得設計制作方法。　　用Verilog硬件描述語言設計數(shù)字鐘，實現(xiàn)的目標如下：　　1）具有時、分、秒計數(shù)顯示功能，以二十四小時循環(huán)計時。　　2）具有調節(jié)小時，分鐘的功能，可以通過按鍵選擇時和分。<

7、;/p>　　3）具有整點報時及鬧鈴時間可調的功能。　　4）數(shù)字鐘具有四種模式：正常顯示、時間調整、鬧鈴時間調整、秒表。　　開發(fā)環(huán)境說明　　硬件：采用基于EP1C12Q240C8芯片的FPGA開發(fā)平臺　　FP

8、GA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發(fā)展的產物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個概念，內部包括可配置邏輯模塊CLB（Configurable Logic Bl

9、ock）、輸入輸出模塊IOB（Input Output Block）和內部連線（Interconnect）三個部分。現(xiàn)場可編程門陣列（FPGA）是可編程器件，與傳統(tǒng)邏輯電路和門陣列（如PAL，GAL及CPLD器件）相比，F(xiàn)PGA具有不同的結構。FPGA利用小型查找表（16×1RAM）來實現(xiàn)組合邏輯，每個查找表連接到一個D觸發(fā)器的輸入端，觸發(fā)器再來驅動其他邏輯電路或驅動I/O，由此構成了既可實現(xiàn)組合邏輯功能又可實現(xiàn)時序邏輯功能

10、的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到I/O模塊。FPGA的邏輯是通過向內部靜態(tài)存儲單元加載編程數(shù)據(jù)來實現(xiàn)　　硬件：采用quartusII　　Quartus II 是Altera公司的綜合性PLD/FPGA開發(fā)軟件，支持原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Lang

11、uage）等多種設計輸入形式，內嵌自有的綜合器以及仿真器，可以完成從設計輸入到硬件配置的完整PLD設計流程。　　語言：Verilog HDL硬件描述語言簡介　　Verilog HDL就是在用途最廣泛的C語言的基礎上發(fā)展起來的一種硬件描述語言，它是由GDA(Gateway Design Automation)公司的PhilMoorby在1983年

12、末首創(chuàng)的，最初只設計了一個仿真與驗證工具，之后又陸續(xù)開發(fā)了相關的故障模擬與時序分析工具。1985年Moorby推出它的第三個商用仿真器Verilog-XL,獲得了巨大的成功，從而使得Verilog HDL迅速得到推廣應用。1989年CADENCE公司收購了GDA公司，使得VerilogHDL成為了該公司的獨家專利。1990年CADENCE公司公開發(fā)表了Verilog HDL,并成立LVI組織以促進Verilog HDL成為IEEE標準，

13、即IEEE Standard 1364-1995. 模塊是Verilog 的基本描述單位，用于描述某個設計的功能或結構及其與其他模塊通信的外部端口。一個設計的結構可使用開關級原語、門級原語和用戶定義的原語方式描述; 設計的數(shù)據(jù)流行為使用連續(xù)賦值語句進行描述; 時序行為使用過程結構描述。一個模塊可以在另一個模塊中使用。說明部分用于定義不同的項，例如模塊描述中使用的寄存　　設

14、計流程說明　　系統(tǒng)設計　　系統(tǒng)架構設計 clk　　關鍵模塊代碼分析　　2.2.1分頻模塊

15、　　分頻模塊用于為系統(tǒng)的實現(xiàn)提供穩(wěn)定的工作頻率和計時信號源，要求產生兩路不同頻率的信號，分頻為1HZ頻率的信號作為計時模塊的秒信號的產生，100HZ的信號用于秒表計時模塊的信號，1000HZ的信號用于數(shù)碼管動態(tài)顯示的掃描頻率。　　分頻模塊的實現(xiàn)：　　-----------------------------產生100

16、HZ的秒表信號-----------------------　　always @(posedge clk) //定義clock上升沿觸發(fā)　　begin　　c3= c3 + 1'b1;　　c1=c1 + 1'

17、;b1;　　c2=c2 + 1'b1;　　if(c3 == 25'd480000)//miaobiao　　begin　　c3 = 25'd0;//計數(shù)器清零<p

18、>　　sec = ~sec;//置位秒標志　　end　　------------------------------產生1000HZ的秒信號------------------------　　if(c1== 25'd24000000)//0

19、.5S到了嗎？　　begin　　c1 = 25'd0;//計數(shù)器清零　　clk_1s= ~clk_1s;//置位秒標志　　end<p

20、>　　if(c2== 25'd2400000)//tiaoshi？　　begin　　c2 = 25'd0;//計數(shù)器清零　　clk_xiaozhun= ~clk_xiaozhun;//置位秒標志<p

21、>　　end　　end　　----------------------------產生1000HZ數(shù)碼管動態(tài)掃描顯示部分----------------　　always @(posedge clk) //count[1

22、7:15]大約1ms改變一次　　begin　　if(layer==2'b01)　　begin dat=hour;end　　else if(layer==2'b00)　　begi

23、n dat=hour1;end　　else if(layer==2'b10)　　begin dat=hour2;end　　else 　　begin dat=hour3;end　　cas

24、e(c3[17:15])　　……　　2.2.2計時模塊　　模塊功能為正常計時，即每秒鐘讀一次數(shù)，秒表加1，秒計時滿60進1給分計時，分計時滿60進1給小時計時，小時計時滿24清零。從功能上講分別為模60計數(shù)器和模24計數(shù)器。&l

25、t;/p>　　always @(negedge sec )//miaobiao　　begin　　if(!key_done[1]&&layer==2'b01)//是清零鍵嗎？　　begin<

26、/b>　　hour = 24'h0;//是，則清零　　end　　else if(!keyen)　　begin　　hour[3:0

27、] = hour[3:0] + 1'b1;//秒加1　　if(hour[3:0] == 4'ha)　　begin　　hour[3:0] = 4'h0;　　hour[7:4] = hour[7:4] + 1&

28、#39;b1;//秒的十位加一　　if(hour[7:4] == 4'ha)　　begin　　hour[7:4] = 4'h0;　　hour[11:8] = hour[11:8] + 1'b1;//分個位加一

29、　　if(hour[11:8] == 4'ha)　　begin　　hour[11:8] = 4'h0;　　hour[15:12] = hour[15:12] + 1'b1;//分十位加一

30、　　if(hour[15:12] == 4'h6)　　begin　　hour[15:12] = 4'h0;　　hour[19:16] = hour[19:16] + 1'b1;//時個位加一

31、　if(hour[19:16] == 4'ha)　　begin　　hour[19:16] = 4'h0;　　hour[23:20] = hour[23:20] + 1'b1;//時十位加一

32、end　　if(hour[23:16] == 8'h24)　　hour[23:16] = 8'h0;　　end　　end

33、;　　end　　end　　end　　end　　2.2.3 校準模塊　　校準模塊

34、分為鬧鐘校準模塊和當前時間校準模塊，layer為模式，當layer==2’b10時，進入當前時間校準模塊，當layer==2’b11時，進入鬧鐘校準模塊，當pos為1時，對分的個位或十位進行校時，當pos為0時，對時的個位或十位進行校時。　　2.2.4 鬧鐘模塊　　當當前時間與設置的鬧鐘時間一致時，鬧鐘響起，本設計采用的是音樂蜂鳴器，通過寫入樂譜對應的頻

35、率可實現(xiàn)音樂的輸出，歌曲為《世上只有媽媽好》。　　2.2.5 整點報時模塊　　(hour1[15:12]==0&&hour1[11:8]==0&&hour1[7:4]==0&&hour1[3:0]==0)　　當分秒對應00:00時，讓蜂鳴器發(fā)出響聲

36、;　　調試結果　　通過四個按鍵的控制（S1：秒表啟動及暫停、加功能；S2秒表清零、減功能；S3：模式選擇；S4：分和時的選擇）能在數(shù)碼管上顯示時間，并能對時間進行調整，能進行秒表計數(shù)功能，當當前時間與設置鬧鐘時間一致時鬧鐘響起，并在整點時蜂鳴器發(fā)出一聲“嘀”的報時聲。　　小結&

37、lt;/b>　　通過近來對FPGA的學習，我對ISE軟件總體操作步驟已比較熟悉。接下來的時間是要提高對FPGA的掌握能力，將FPGA運用到數(shù)字信號處理和通信原理上。，另外，對Verilog語言的學習不僅是能讀懂別人的程序，更重要的是能寫出條理清晰的程序。通過做多功能數(shù)字鐘，我發(fā)現(xiàn)自己對Verilog語言還不是很熟悉，接下來的時間要加強語言的學習，多看一些語言方面的書籍。</p&g

38、t;　　附錄：主要代碼　　module clockxjx (clk,key,dig,seg,beep);//模塊名clock　　input clk;//輸入時鐘　　input[3:0] key;//輸入按鍵<

39、;/p>　　output[7:0]dig;//數(shù)碼管選擇輸出引腳　　output[7:0] seg;//數(shù)碼管段輸出引腳　　output beep;　　reg[24:0]c1,c2;　　reg clk_1s,clk

40、_xiaozhun;　　reg[24:0] dat;//xianshi register　　//xinyue　　reg beep_r;//寄存器　　reg[7:0] state;//樂譜狀態(tài)機</p

41、>　　reg[15:0]count,count_end;　　reg[23:0]count1;　　//end yinyue　　reg pos;　　reg[7:0] seg_r;//定義數(shù)碼管輸

42、出寄存器　　reg[7:0] dig_r;//定義數(shù)碼管選擇輸出寄存器　　reg[3:0] disp_dat;//定義顯示數(shù)據(jù)寄存器　　reg[24:0]c3;//定義計數(shù)寄存器　　reg[23:0]hour1,hour2,h

43、our3;//定義現(xiàn)在時刻寄存器　　reg[23:0]hour;//miaobiao　　reg sec,keyen;//定義標志位　　reg[1:0] layer;//定義標志位state　　reg[3:0]dout1,do

44、ut2,dout3;//寄存器　　wire[3:0]key_done;//按鍵消抖輸出　　//樂譜參數(shù):D=F/2K (D:參數(shù),F:時鐘頻率,K:音高頻率)　　parameter L_5=16'd61224,　　L_6=16'd

45、54545,　　M_1=16'd45863,　　M_2=16'd40865,　　M_3=16'd36402,　　M_5=16'd30612,　　M_6=16'd27273,

46、;　　H_1=16'd22956;　　parameterTIME = 12000000;//控制每一個音的長短(250ms)　　assign beep = beep_r;//輸出音樂　　assign dig = dig_r;//輸出數(shù)碼管選擇<

47、;/p>　　assign seg = seg_r;//輸出數(shù)碼管譯碼結果　　always@(posedge clk)　　begin　　if((hour3[23:8]==hour1[23:8])||(hour1[15:12]==0&a

48、mp;&hour1[11:8]==0&&hour1[7:4]==0&&hour1[3:0]==0))　　begin　　count <= count + 1'b1;//計數(shù)器加1　　if(count == count

49、_end)　　begin　　count <= 16'h0;//計數(shù)器清零　　beep_r <= !beep_r;//輸出取反　　end

50、　　end　　else beep_r =0;　　end　　//秒信號產生部分　　always @(posedge clk) /

51、/定義clock上升沿觸發(fā)　　begin　　c3= c3 + 1'b1;　　c1=c1 + 1'b1;　　c2=c2 + 1'b1;　　if(c3 == 25'

52、d480000)//miaobiao　　begin　　c3 = 25'd0;//計數(shù)器清零　　sec = ~sec;//置位秒標志　　end</p&

53、gt;　　if(c1== 25'd24000000)//0.5S到了嗎？　　begin　　c1 = 25'd0;//計數(shù)器清零　　clk_1s= ~clk_1s;//置位秒標志&l

54、t;p>　　end　　if(c2== 25'd2400000)//tiaoshi？　　begin　　c2 = 25'd0;//計數(shù)器清零　　clk_xia

55、ozhun= ~clk_xiaozhun;//置位秒標志　　end　　end　　//按鍵消抖處理部分　　assign key_done = (dout1 | dout2 | dout3);

56、//按鍵消抖輸出　　always @(posedge c3[17])　　begin　　dout1 <= key;　　dout2 <= dout1;　　dout3 <= dou

57、t2;　　end　　always @(negedge key_done[2])//121　　begin　　layer=layer+1'b1;

58、//if(layer==2'b11)　　// begin layer=2'b00;end　　end　　always @(negedge key_done[3])//xiao shi shi fen haishi shi seclet&

59、lt;p>　　begin　　if(layer==2'b10||layer==2'b11)　　pos=~pos; 　　end　　always @(negedge key_d

60、one[0])　　begin　　if(layer==2'b01)　　begin keyen = ~keyen;end//將琴鍵開關轉換為乒乓開關　　end

61、　　//數(shù)碼管動態(tài)掃描顯示部分　　always @(posedge clk) //count[17:15]大約1ms改變一次　　begin　　if(layer==2'b01)　　begin

62、dat=hour;end　　else if(layer==2'b00)　　begin dat=hour1;end　　else if(layer==2'b10)　　begin dat=hour2;end<b&g

63、t;　　else 　　begin dat=hour3;end　　case(c3[17:15])//選擇掃描顯示數(shù)據(jù)　　3'd0:disp_dat = dat[3:0];//秒個位　　3'd1:disp_dat = da

64、t[7:4];//秒十位　　3'd2:disp_dat = 4'ha;//顯示"-"　　3'd3:disp_dat = dat[11:8];//分個位　　3'd4:disp_dat = dat[15:12];//分十位

65、　　3'd5:disp_dat = 4'ha;//顯示"-"　　3'd6:disp_dat = dat[19:16];//時個位　　3'd7:disp_dat = dat[23:20];//時十位　　end

66、case　　case(c3[17:15])//選擇數(shù)碼管顯示位　　3'd0:dig_r = 8'b11111110;//選擇第一個數(shù)碼管顯示　　3'd1:dig_r = 8'b11111101;//選擇第二個數(shù)碼管顯示

67、　　3'd2:dig_r = 8'b11111011;//選擇第三個數(shù)碼管顯示　　3'd3:dig_r = 8'b11110111;//選擇第四個數(shù)碼管顯示　　3'd4:dig_r = 8'b11101111;//選擇第五個數(shù)碼管顯示<p

68、>　　3'd5:dig_r = 8'b11011111;//選擇第六個數(shù)碼管顯示　　3'd6:dig_r = 8'b10111111;//選擇第七個數(shù)碼管顯示　　3'd7:dig_r = 8'b01111111;//選擇第八個數(shù)碼管顯示<

69、;b>　　endcase　　end　　always @(posedge clk)　　begin　　case(disp_dat)

70、　　4'h0:seg_r = 8'hc0;//顯示0　　4'h1:seg_r = 8'hf9;//顯示1　　4'h2:seg_r = 8'ha4;//顯示2　　4'h3:seg_r = 8'hb0;//顯示3&

71、lt;/p>　　4'h4:seg_r = 8'h99;//顯示4　　4'h5:seg_r = 8'h92;//顯示5　　4'h6:seg_r = 8'h82;//顯示6　　4'h7:seg_r = 8

72、'hf8;//顯示7　　4'h8:seg_r = 8'h80;//顯示8　　4'h9:seg_r = 8'h90;//顯示9　　4'ha:seg_r = 8'hbf;//顯示-

73、　　default:seg_r = 8'hff;//不顯示　　endcase　　if((c3[17:15]== 3'd2)&sec)　　seg_r = 8'hff;　　end&

74、lt;/b>　　//計時處理部分　　always @(negedge sec )//miaobiao　　begin　　if(!key_done[1]&&layer==2

75、9;b01)//是清零鍵嗎？　　begin　　hour = 24'h0;//是，則清零　　end　　else if(!keyen)<p

76、>　　begin　　hour[3:0] = hour[3:0] + 1'b1;//秒加1　　if(hour[3:0] == 4'ha)　　begin　　hour[3:0]

77、 = 4'h0;　　hour[7:4] = hour[7:4] + 1'b1;//秒的十位加一　　if(hour[7:4] == 4'ha)　　begin　　hour[7:4] = 4'h0;<

78、/p>　　hour[11:8] = hour[11:8] + 1'b1;//分個位加一　　if(hour[11:8] == 4'ha)　　begin　　hour[11:8] = 4'h0;<p&

79、gt;　　hour[15:12] = hour[15:12] + 1'b1;//分十位加一　　if(hour[15:12] == 4'h6)　　begin　　hour[15:12] = 4'h0;　　hour[

80、19:16] = hour[19:16] + 1'b1;//時個位加一　　if(hour[19:16] == 4'ha)　　begin　　hour[19:16] = 4'h0;　　hour[23:20] = h

81、our[23:20] + 1'b1;//時十位加一　　end　　if(hour[23:16] == 8'h24)　　hour[23:16] = 8'h0;　　end<

82、/p>　　end　　end　　end　　end　　end

83、;　　//shizhong　　always @(negedge clk_1s)//clock　　begin　　if(layer!=2'b10)　　begin</

84、b>　　hour1[3:0] = hour1[3:0] + 1'b1;//秒加1　　if(hour1[3:0] == 4'ha)　　begin　　hour1[3:0] = 4'h0;

85、;　　hour1[7:4] = hour1[7:4] + 1'b1;//秒的十位加一　　if(hour1[7:4] == 4'h6)　　begin　　hour1[7:4] = 4'h0;

86、　　hour1[11:8] = hour1[11:8] + 1'b1;//分個位加一　　if(hour1[11:8] == 4'ha)　　begin　　hour1[11:8] = 4'h0;　　hour1[15

87、:12] = hour1[15:12] + 1'b1;//分十位加一　　if(hour1[15:12] == 4'h6)　　begin　　hour1[15:12] = 4'h0;　　hour1[19:16] =

88、 hour1[19:16] + 1'b1;//時個位加一　　if(hour1[19:16] == 4'ha)　　begin　　hour1[19:16] = 4'h0;　　hour1[23:20] = hour1

89、[23:20] + 1'b1;//時十位加一　　end　　if(hour1[23:16] == 8'h24)　　hour1[23:16] = 8'h0;　　end</

90、p>　　end　　end　　end　　end　　else </b&g

91、t;　　begin 　　if(layer==2'b10)　　hour1=hour2;　　end　　end&l

92、t;/p>　　always @(posedge clk_xiaozhun)　　begin　　if(layer==2'b10)//jiaoshi　　begin

93、if(pos==1'b1)　　begin 　　if(!key_done[0])　　begin 　　if(hour2[11:8]==4'h9&&hour2[15:12

94、]==4'h5)　　begin 　　hour2[11:8]=4'h0;　　hour2[15:12]=4'h0;　　end<

95、;b>　　else 　　begin if(hour2[11:8]==4'h9)　　begin　　hour2[11:8]=4'h0;　　hour2[15:12]=hour2[15:12] + 1

96、'b1;//分十位加1　　end　　else　　hour2[11:8]=hour2[11:8] + 1'b1;　　end

97、　　end　　if(!key_done[1])　　begin　　if(hour2[11:8]!=4'h0)　　begin <

98、/p>　　hour2[11:8] = hour2[11:8]-1'b1;//分個位jian1 　　end 　　else　　begin

99、　　if(hour2[15:12] > 4'h0)　　begin　　hour2[15:12]<= hour2[15:12]-1'b1;//分十位jian一　　hour2[11:8] <= 4'h9; </p

100、>　　end　　else if(hour2[15:12]==4'h0)　　begin 　　hour2[15:12] <= 4'h5;　　hour

101、2[11:8] <= 4'h9;　　end　　end 　　end　　end

102、　　else//tiaoshi　　begin 　　if(!key_done[0])　　begin 　　if(hour2[19:16]==4'h3&&hou

103、r2[23:20]==4'h2)　　begin 　　hour2[19:16]=4'h0;　　hour2[23:20]=4'h0;　　end<

104、;p>　　else 　　begin if(hour2[19:16]==4'h9)　　begin　　hour2[19:16]=4'h0;　　hour2[23:20]=hour2

105、[23:20] + 1'b1;//分十位加1　　end　　else　　hour2[19:16]=hour2[19:16] + 1'b1;　　end</b&g

106、t;　　end　　if(!key_done[1])　　begin　　if(hour2[23:16]==8'h00)　　begin

107、 　　hour2[23:20] <= 4'h2;　　hour2[19:16] <= 4'h3;　　end　　else if(hour2[23:16]==8'h10)</p

108、>　　begin 　　hour2[23:20] <= 4'h0;　　hour2[19:16] <= 4'h9;　　end　　else if

109、(hour2[23:16]==8'h20)　　begin 　　hour2[23:20] <= 4'h1;　　hour2[19:16] <= 4'h9;　　end

110、　　else begin hour2[19:16] = hour2[19:16]-1'b1;end//分個位jian1 　　end　　end&

111、lt;b>　　end　　else 　　hour2=hour1;　　end　　always @(posedge clk_xiaozhun)<

112、;p>　　begin　　if(layer==2'b11)//jiaoshi　　begin　　//hour[7:0]=8'd00;　　if(pos==1'b1)<

113、;/p>　　begin 　　if(!key_done[0])　　begin 　　if(hour3[11:8]==4'h9&&hour3[15:12]==4'h5)</p&g

114、t;　　begin 　　hour3[11:8]=4'h0;　　hour3[15:12]=4'h0;　　end　　else </b&

115、gt;　　begin if(hour3[11:8]==4'h9)　　begin　　hour3[11:8]=4'h0;　　hour3[15:12]=hour3[15:12] + 1'b1;//分十位加1</

116、p>　　end　　else　　hour3[11:8]=hour3[11:8] + 1'b1;　　end

117、　end　　if(!key_done[1])　　begin　　if(hour3[11:8]!=4'h0)　　begin 　　h

118、our3[11:8] = hour3[11:8]-1'b1;//分個位jian1 　　end 　　else　　begin 　　if(hour

119、3[15:12] > 4'h0)　　begin　　hour3[15:12]<= hour3[15:12]-1'b1;//分十位jian一　　hour3[11:8] <= 4'h9; <b

120、>　　end　　else if(hour3[15:12]==4'h0)　　begin 　　hour3[15:12] <= 4'h5;　　hour3[11:8] <= 4'

121、;h9;　　end　　end 　　end　　end　　else//tia

122、oshi　　begin 　　if(!key_done[0])　　begin 　　if(hour3[19:16]==4'h3&&hour3[23:20]==4'h2)

123、　　begin 　　hour3[19:16]=4'h0;　　hour3[23:20]=4'h0;　　end　　els

124、e 　　begin if(hour3[19:16]==4'h9)　　begin　　hour3[19:16]=4'h0;　　hour3[23:20]=hour3[23:20] + 1'b1;/

125、/分十位加1　　end　　else　　hour3[19:16]=hour3[19:16] + 1'b1;　　end<p&

126、gt;　　end　　if(!key_done[1])　　begin　　if(hour3[23:16]==8'h00)　　begin

127、;　　hour3[23:20] <= 4'h2;　　hour3[19:16] <= 4'h3;　　end　　else if(hour3[23:16]==8'h10)<b

128、>　　begin 　　hour3[23:20] <= 4'h0;　　hour3[19:16] <= 4'h9;　　end　　else if(hour3[23:16]==8'

129、;h20)　　begin 　　hour3[23:20] <= 4'h1;　　hour3[19:16] <= 4'h9;　　end

130、;　　else begin hour3[19:16] = hour3[19:16]-1'b1;end//分個位jian1 　　end　　end　　end</b&

131、gt;　　end　　always @(posedge clk)　　begin　　if(count1 < TIME)//一個節(jié)拍250mS

132、　count1 = count1 + 1'b1;　　else　　begin　　count1 = 24'd0;　　if(state == 8'd147)

133、　　state = 8'd0;　　else　　state = state + 1'b1;　　case(state)　　8'd0,8'd1,8'd2,8'd3,8

134、9;d4,8'd5: count_end=M_6;　　8'd6,8'd7: count_end=M_5;　　8'd8,8'd9,8'd10,8'd11: count_end=M_3;　　8'd1

135、2,8'd13,8'd14,8'd15: count_end=M_5;　　8'd16,8'd17,8'd18,8'd19: count_end=H_1;　　8'd20,8'd21: count_end=M_6;</p&

136、gt;　　8'd22,8'd23: count_end=M_5;　　8'd24,8'd25,8'd26,8'd27,8'd28,8'd29,8'd30,8'd31: count_end=M_6;　　8'd32,

137、8'd33,8'd34,8'd35: count_end=M_3;　　8'd36,8'd37: count_end=M_5;　　8'd38,8'd39: count_end=M_6;<p

138、>　　8'd40,8'd41,8'd42,8'd43: count_end=M_5;　　8'd44,8'd45,8'd46,8'd47: count_end=M_3;　　8'd48,8'd49: count_e

139、nd=M_1;　　8'd50,8'd51: count_end=M_6;　　8'd52,8'd53: count_end=M_5;　　8'd54,8'd55:

140、 count_end=M_3;　　8'd56,8'd57,8'd58,8'd59,8'd60,8'd61,8'd62,8'd63: count_end=M_2;　　8'd64,8'd65,8'd66,8'd67,8'd68,8'

141、d69: count_end=M_2;　　8'd70,8'd71: count_end=M_3;　　8'd72,8'd73,8'd74,8'd75: count_end=M_5;　　8'd76,8&

眾賞文庫> 全部分類> 畢業(yè)設計

溫馨提示

1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

數(shù)字系統(tǒng)設計課程設計報告——多功能數(shù)字鐘

文檔簡介

溫馨提示

最新文檔

評論

數(shù)字系統(tǒng)設計課程設計報告——多功能數(shù)字鐘

文檔簡介

溫馨提示

最新文檔

評論

免費下載