集成電路課程設(shè)計(jì)報(bào)告---基于單片機(jī)的邏輯采集電路設(shè)計(jì)

1、<p>　　集成電路軟件課程設(shè)計(jì)報(bào)告</p><p>　　學(xué)生姓名： ×× 專業(yè)班級(jí)：×× ×××× 班 </p><p>　　指導(dǎo)教師： 工作單位：信 息 工 程 學(xué) 院 </p><p><b>　　題 目： </b><

2、/p><p><b>　　初始條件：</b></p><p>　　集成電路設(shè)計(jì)及其應(yīng)用是微電子技術(shù)一個(gè)非常重要的方面。集成電路設(shè)計(jì)通常包括：系統(tǒng)（或邏輯）設(shè)計(jì)、電路設(shè)計(jì)、版圖設(shè)計(jì)和工藝設(shè)計(jì)。通常有兩種設(shè)計(jì)途徑：正向設(shè)計(jì)和逆向設(shè)計(jì)正向設(shè)計(jì)是指由電路指標(biāo)、功能出發(fā)，進(jìn)行邏輯設(shè)計(jì)（子系統(tǒng)設(shè)計(jì)），再由邏輯圖進(jìn)行電路設(shè)計(jì)，最后由電路進(jìn)行版圖設(shè)計(jì)，同時(shí)還要進(jìn)行工藝設(shè)計(jì)。</p&

3、gt;<p>　　要求完成的主要任務(wù)： </p><p>　?。?）每位同學(xué)自選一個(gè)題目，自行設(shè)計(jì)一個(gè)電路，不能出現(xiàn)相同的題目（或電路）。</p><p>　　（2）按集成電路設(shè)計(jì)以下幾個(gè)階段：系統(tǒng)（或邏輯）設(shè)計(jì)、電路設(shè)計(jì)、版圖設(shè)計(jì)。在每個(gè)階段利用相關(guān)軟件對(duì)設(shè)計(jì)的電路進(jìn)行計(jì)算、分析、設(shè)計(jì)、模擬和仿真。</p><p>　?。?）利用集成電路芯片進(jìn)行電路

4、設(shè)計(jì)，需對(duì)設(shè)計(jì)的系統(tǒng)或電路進(jìn)行結(jié)構(gòu)和原理進(jìn)行分析，對(duì)電路進(jìn)行分析計(jì)算和仿真等方面的工作。</p><p>　　（4）完成課程設(shè)計(jì)報(bào)告，（應(yīng)包含電路圖，元件清單，調(diào)試及設(shè)計(jì)總結(jié)）。</p><p><b>　　時(shí)間安排：</b></p><p>　　1．2011年12月30日分班集中，布置課程設(shè)計(jì)任務(wù)、選題；講解課設(shè)具體實(shí)施計(jì)劃與課程設(shè)計(jì)報(bào)告格式

5、的要求；課設(shè)答疑事項(xiàng)。</p><p>　　2．2011年12月31日至2012年1月9日完成資料查閱、設(shè)計(jì)、制作與調(diào)試。</p><p>　　3．2012年1月10日至2012年1月11日完成課程設(shè)計(jì)報(bào)告撰寫。</p><p>　　3．2012年1月13日提交課程設(shè)計(jì)報(bào)告，進(jìn)行課程設(shè)計(jì)驗(yàn)收和答辯。</p><p>　　指導(dǎo)教師簽名：

6、 年 月 日</p><p>　　系主任（或責(zé)任教師）簽名： 年 月 日</p><p>　　基于單片機(jī)的邏輯采集電路設(shè)計(jì)</p><p><b>　　摘要</b></p><p>　　本多路邏輯采集系統(tǒng)主要由邏輯信號(hào)發(fā)生器，信號(hào)調(diào)理部分，按

7、鍵調(diào)控模塊，顯示模塊及主控制器模塊。信號(hào)發(fā)生器用于產(chǎn)生八路固定可預(yù)置信號(hào)，而信號(hào)調(diào)理模塊用于將采集到的信號(hào)轉(zhuǎn)變?yōu)閿?shù)字器件可以處理的數(shù)字信號(hào)，其中使用DA產(chǎn)生比較大電壓，用于適應(yīng)不同信號(hào)的輸入。本設(shè)計(jì)采用簡(jiǎn)易的移位寄存器實(shí)現(xiàn)八路固定信號(hào)的產(chǎn)生，主控制芯片使用TI公司的MSP430F249實(shí)現(xiàn)數(shù)字信號(hào)的獲取以及12864顯示器的控制。12864液晶顯示器最多可以實(shí)現(xiàn)八路信號(hào)128個(gè)信號(hào)位的顯示。按鍵模塊用于系統(tǒng)設(shè)計(jì)及觸發(fā)方式（如多級(jí)觸發(fā)）的

8、選擇，操作過程中均有人性化界面的顯示。本設(shè)計(jì)使用芯片少，實(shí)現(xiàn)成本低，而很好地可以實(shí)現(xiàn)題目所要求的功能，因而更加穩(wěn)定。</p><p>　　關(guān)鍵字：邏輯信號(hào)采集，多級(jí)觸發(fā)。</p><p><b>　　abstract</b></p><p>　　The simple logic analyzer mainly by the logic sign

9、al generator, signal conditioning parts, key control module, display module and master controller module. Signal generator can be used to generate eight-100k fixed preset signal, and signal conditioning modules used

10、 to collect the signal into a digital device can handle digital signals, which use the DA a relatively large voltage signals used to adapt to different inputs. This design uses a simple shift registers for eight fix

11、ed signal generation</p><p>　　Keyword:logic analyzer,12864, Multi-level trigger </p><p><b>　　目錄</b></p><p><b>　　摘要I</b></p><p>　　abstract

12、I</p><p>　　1方案選擇及分析1</p><p>　　1.1核心系統(tǒng)方案選擇1</p><p>　　1.2八路可預(yù)置信號(hào)發(fā)生器2</p><p><b>　　1.3顯示方式2</b></p><p>　　1.4通道阻抗及多級(jí)門限值的設(shè)定2</p><p>

13、;　　2具體方案實(shí)現(xiàn)及仿真3</p><p>　　2.1硬件實(shí)現(xiàn)及仿真3</p><p>　　2.1.1整體硬件結(jié)構(gòu)框圖3</p><p>　　2.1.2八路信號(hào)發(fā)生器模塊4</p><p>　　2.1.3電壓匹配模塊5</p><p>　　2.1.4矩陣鍵盤及單片機(jī)模塊6</p><p

14、>　　2.1.5顯示模塊6</p><p><b>　　2.2軟件組成7</b></p><p>　　2.2.1主程序軟件設(shè)計(jì)7</p><p>　　2.2.2按鍵觸摸模塊軟件設(shè)計(jì)8</p><p>　　2.2.3中斷模塊軟件設(shè)計(jì)9</p><p>　　3仿真結(jié)果及分析10<

15、;/p><p>　　3.1八路信號(hào)發(fā)生器仿真10</p><p>　　3.2觸發(fā)捕獲信號(hào)仿真11</p><p>　　3.3多級(jí)邏輯門限設(shè)定仿真測(cè)試11</p><p><b>　　參考文獻(xiàn)12</b></p><p><b>　　小結(jié)12</b></p>

16、<p><b>　　1方案選擇及分析</b></p><p>　　1.1核心系統(tǒng)方案選擇</p><p>　　邏輯信號(hào)采集主要用于同時(shí)收集外部信號(hào)并用顯示器實(shí)時(shí)顯示用戶指定位置的信號(hào)，因而可以幫助工程師們快速發(fā)現(xiàn)信號(hào)中的錯(cuò)誤，從而改進(jìn)程序和方案。而通常的邏輯分析儀要求的采樣速率不同，因而采樣方案也會(huì)不同，主要有以下幾種方案：</p><

17、p>　　方案一、使用FPGA采集信號(hào)，并用于控制外部電路的信號(hào)時(shí)序。FPGA實(shí)現(xiàn)的優(yōu)點(diǎn)就是可以實(shí)現(xiàn)高速采樣，可以發(fā)現(xiàn)信號(hào)中很短時(shí)間內(nèi)的信號(hào)變化，在發(fā)現(xiàn)脈沖信號(hào)及競(jìng)爭(zhēng)冒險(xiǎn)的電路時(shí)是非常方便的。并且對(duì)于本設(shè)計(jì)，不需要存儲(chǔ)大量信號(hào)的情況，使用FPGA內(nèi)部的存儲(chǔ)器也就可以實(shí)現(xiàn)了。但是FPGA用于控制LCD的程序比較復(fù)雜，而且不易實(shí)現(xiàn)實(shí)時(shí)，并且如果使用仿真軟件實(shí)現(xiàn)邏輯分析儀Quartus無法實(shí)現(xiàn)顯示功能，故此方案不宜使用。</p>

18、;<p>　　方案二、使用FPGA和單片機(jī)配合工作。FPGA負(fù)責(zé)對(duì)外部信號(hào)的高速采樣，而單片機(jī)負(fù)責(zé)顯示及鍵盤等交互接口。此方案可以很好地解決FPGA很難控制交互界面的缺點(diǎn)，并且可以做到高速采樣，內(nèi)部存儲(chǔ)器等優(yōu)化功能，但是這樣容易導(dǎo)致系統(tǒng)的復(fù)雜程度加大，而且成本可能會(huì)在無形中增大。</p><p>　　方案三、使用單片機(jī)完成包括采樣，顯示及鍵盤控制等電路。該方案可以解決交互界面的制作問題，但是無法完成

19、告訴的采樣，無法發(fā)現(xiàn)信號(hào)的小突變及晶振冒險(xiǎn)。</p><p>　　本簡(jiǎn)易邏輯分析儀主要針對(duì)100Hz的信號(hào)，如果要基本完全還原原信號(hào)，采樣時(shí)鐘只需要1k左右即可。因而無需使用非常告訴的采樣速率，并且MSP420F249內(nèi)部含有2k的ram，已經(jīng)可以符合設(shè)計(jì)的要求，所以，本設(shè)計(jì)采用第三種方案完成簡(jiǎn)易邏輯分析儀的設(shè)計(jì)與制作。</p><p>　　1.2八路可預(yù)置信號(hào)發(fā)生器</p>

20、<p>　　設(shè)計(jì)要求產(chǎn)生八路可預(yù)置的移位信號(hào)，因而必定通過八位移位寄存器完成此功能。此外要求中明確規(guī)定需以100kHz的方波為基準(zhǔn)頻率，因而需產(chǎn)生100KHz的方波信號(hào)。方波信號(hào)可通過555或者諧振電路產(chǎn)生，但是555產(chǎn)生的方波信號(hào)的占空比并不能達(dá)到百分之五十，故使用運(yùn)算放大器設(shè)計(jì)的諧振電路產(chǎn)生正弦信號(hào)，然后經(jīng)過比較器比較后得到的方波信號(hào)應(yīng)該是比較理想的方案。</p><p><b>　　1

21、.3顯示方式</b></p><p>　　設(shè)計(jì)要求將所采集到的數(shù)字波形顯示出來。顯示波形的方式有很多，顯示的方法也有很多，有人通過兩路電壓及頻率的輸出送到示波器中輸出，有人使用320×240的大屏幕顯示，然而本設(shè)計(jì)中僅需要顯示八路信號(hào)波形，12864的屏幕大小正好合適，而且示波器的x軸和y軸的匹配比較麻煩，并且在仿真上難以實(shí)現(xiàn)，因而本設(shè)計(jì)的簡(jiǎn)易邏輯分析儀使用12864顯示波形信號(hào)，同時(shí)顯示觸

22、發(fā)位置。</p><p>　　1.4通道阻抗及多級(jí)門限值的設(shè)定</p><p>　　題目要求設(shè)計(jì)輸入阻抗大于50K歐姆，故輸入前段必須加一級(jí)電壓跟隨器，或者使用類似運(yùn)放開環(huán)輸入式的電路才能夠?qū)崿F(xiàn)高阻抗。</p><p>　　此外題目要求邏輯信號(hào)門限電壓在0.4V到4V內(nèi)16級(jí)可調(diào)，因而邏輯信號(hào)在送入單片機(jī)之前必須經(jīng)過電平匹配，最方便的方法是使用比較器將輸入信號(hào)比較出

23、5V電壓，只要改變比較電壓就可以實(shí)現(xiàn)多級(jí)電壓匹配了。比較電壓的改變可以通過各種方法實(shí)現(xiàn)，比如電位器，數(shù)模轉(zhuǎn)換器，電阻網(wǎng)絡(luò)等。電位器的實(shí)現(xiàn)方法和設(shè)計(jì)要求略有不符，電阻網(wǎng)絡(luò)制作和使用起來都比較不方便，因而本設(shè)計(jì)采用數(shù)模轉(zhuǎn)換器實(shí)現(xiàn)比較電壓的改變。</p><p>　　2具體方案實(shí)現(xiàn)及仿真</p><p>　　2.1硬件實(shí)現(xiàn)及仿真</p><p>　　2.1.1整體硬件結(jié)構(gòu)

24、框圖</p><p>　　圖1硬件整體結(jié)構(gòu)框圖</p><p>　　矩陣鍵盤用于控制單片機(jī)對(duì)數(shù)模的輸出即設(shè)置門限電壓，并設(shè)計(jì)觸發(fā)方式：一級(jí)觸發(fā)，二級(jí)觸發(fā)，三級(jí)觸發(fā)。由100KHz的信號(hào)發(fā)生器產(chǎn)生的正弦信號(hào)經(jīng)過比較器后送入八路移位寄存器，輸出即為八路移位信號(hào)，經(jīng)過門限比較后送入單片機(jī)進(jìn)行處理，當(dāng)觸發(fā)條件滿足后送顯示器顯示。</p><p>　　2.1.2八路信號(hào)發(fā)生器

25、模塊</p><p>　　八路信號(hào)發(fā)生器模塊電路圖如圖所示：</p><p>　　圖2八路信號(hào)發(fā)生器電路原理圖圖</p><p>　　可以看到，該模塊主要分為兩個(gè)部分，第一部分使用運(yùn)算放大器組成振蕩電路產(chǎn)生100kHz的正弦信號(hào)，諧振電阻和電容值計(jì)算公式如下：</p><p>　　然后讓輸出的正弦波通過比較器使其輸出方波信號(hào)。</p&g

26、t;<p>　　第二個(gè)部分為移位寄存器部分，可使用八個(gè)開關(guān)預(yù)置發(fā)生信號(hào)的值，通過此移位寄存器后輸出為八路移位信號(hào)。</p><p>　　2.1.3電壓匹配模塊</p><p>　　電壓匹配模塊的電路原理圖如圖所示：</p><p>　　圖3 電壓匹配模塊電路原理圖</p><p>　　此模塊接收信號(hào)發(fā)生器產(chǎn)生的八路移位信號(hào)并送入

27、相應(yīng)的比較器部分使其輸出符合數(shù)字電路3.3V的要求。</p><p>　　而比較器的比較電壓由模數(shù)轉(zhuǎn)換器的輸出決定，為實(shí)現(xiàn)0.25V到4V的16級(jí)門限電壓，模數(shù)轉(zhuǎn)換器的輸出間隔為：，因而對(duì)于相應(yīng)的八位數(shù)模轉(zhuǎn)換器的數(shù)字量間隔為：。</p><p>　　2.1.4矩陣鍵盤及單片機(jī)模塊</p><p>　　模塊原理圖如圖所示：</p><p>　　

28、圖4 矩陣鍵盤及單片機(jī)模塊電路圖</p><p>　　該模塊使用12個(gè)按鍵實(shí)現(xiàn)鍵盤功能，鍵盤的掃描使用內(nèi)部編程方式，為了簡(jiǎn)化程序，該鍵盤僅在程序運(yùn)行之初可以設(shè)置，當(dāng)設(shè)計(jì)完畢后鍵盤即取消去作用。</p><p><b>　　2.1.5顯示模塊</b></p><p>　　具體電路如圖11所示：</p><p>　　圖5 單

29、片機(jī)與顯示模塊</p><p>　　此12864液晶內(nèi)部不帶有字庫，寫入數(shù)據(jù)后以豎直方式顯示，因此可顯示128×8個(gè)數(shù)據(jù)，正好用于顯示八路信號(hào)，每路信號(hào)可以顯示128個(gè)點(diǎn)，每次采集完1K的數(shù)據(jù)后便在液晶上顯示。如果用戶需要放大，則按下暫停鍵后左右山下翻動(dòng)就可以實(shí)現(xiàn)放大，左右鍵可以實(shí)現(xiàn)移動(dòng)。</p><p><b>　　2.2軟件組成</b></p>

30、;<p>　　2.2.1主程序軟件設(shè)計(jì)</p><p><b>　　圖6 主程序流程圖</b></p><p>　　主程序中首先完成邏輯分析儀的設(shè)置，然后根據(jù)設(shè)置完成各種變量的切換。中斷中完成對(duì)數(shù)據(jù)的采集工作，只有當(dāng)滿足觸發(fā)條件的時(shí)候數(shù)據(jù)才會(huì)不斷送入存儲(chǔ)器當(dāng)中，因而只要存儲(chǔ)器存滿就可以刷新屏幕了。</p><p>　　2.2.2按

31、鍵觸摸模塊軟件設(shè)計(jì)</p><p>　　作用是輸出1s定時(shí)信號(hào)，定時(shí)結(jié)束時(shí)可以讀取數(shù)據(jù)。</p><p>　　圖7 按鍵處理流程圖</p><p>　　本設(shè)計(jì)中的按鍵處理模塊使用的是狀態(tài)機(jī)的操作思想來完成單按鍵多功能的（當(dāng)然每種功能的時(shí)候都會(huì)有界面提示）。初始界面不同則按鍵選擇進(jìn)入不同的狀態(tài)，然后再在每個(gè)狀態(tài)中進(jìn)行按鍵操作的處理，并且當(dāng)需要進(jìn)行其它設(shè)置的時(shí)候，還可以

32、跳轉(zhuǎn)到其他的狀態(tài)。</p><p>　　2.2.3中斷模塊軟件設(shè)計(jì)</p><p><b>　　圖8 中斷流程圖</b></p><p>　　該中斷用于處理采樣時(shí)鐘上升沿到來后的觸發(fā)及存儲(chǔ)問題的。首先判斷是否開始存儲(chǔ)，如果已經(jīng)開始則跳過判斷觸發(fā)的程序，執(zhí)行存儲(chǔ)，一直到將存儲(chǔ)器利用完，這是將在主程序中觸發(fā)顯示模塊跟新顯示。如果沒有開始存儲(chǔ)則執(zhí)行觸

33、發(fā)條件判斷模塊，只有當(dāng)觸發(fā)條件滿足的時(shí)候才會(huì)開始存儲(chǔ)。</p><p><b>　　3仿真結(jié)果及分析</b></p><p>　　3.1八路信號(hào)發(fā)生器仿真</p><p>　　八路信號(hào)發(fā)生器電路產(chǎn)生的信號(hào)使用proteus中自帶的邏輯分析儀查看的結(jié)果如下圖所示：</p><p>　　圖9 信號(hào)發(fā)生器仿真結(jié)果圖</p

34、><p>　　該八路信號(hào)的產(chǎn)生是由其初始信號(hào)“10100000”通過移位寄存器而產(chǎn)生的，由圖中可以看出，下面的信號(hào)依次為上一個(gè)的移位的結(jié)果。</p><p>　　3.2觸發(fā)捕獲信號(hào)仿真</p><p>　　經(jīng)過一級(jí)觸發(fā)信號(hào)“10100000”觸發(fā)后接收到的信號(hào)仿真波形為：</p><p>　　圖10邏輯分析儀仿真波形圖</p>&l

35、t;p>　　通過實(shí)驗(yàn)仿真，多級(jí)觸發(fā)的效果也是可以的，可以完美地再現(xiàn)波形。</p><p>　　三級(jí)觸發(fā)所得的仿真波形為：</p><p>　　圖11三級(jí)觸發(fā)仿真效果圖</p><p>　　3.3多級(jí)邏輯門限設(shè)定仿真測(cè)試</p><p>　　表1邏輯門限電壓設(shè)定測(cè)試表</p><p>　　由表中可以看出比較器發(fā)生邏

36、輯跳變的有效電壓與邏輯比較電壓之差很小，基本維持在4%附近，平均值小于5%。因而是符合設(shè)計(jì)要求的。參考文獻(xiàn)</p><p>　　[1]甘學(xué)穩(wěn)．集成電路原理與設(shè)計(jì)．北京：北京大學(xué)出版社，2006.2．</p><p>　　[2]謝凱，趙建．Msp430系列單片機(jī)系統(tǒng)設(shè)計(jì)與實(shí)踐．北京：機(jī)械工業(yè)出版社，2009.1．</p><p>　　[3]洪利，章楊．MSP430單片

37、機(jī)原理與應(yīng)用實(shí)例詳解．北京：北京航空航天大學(xué)出版社，2010.7．</p><p>　　[4]康華光．模擬電子技術(shù)基礎(chǔ)．武漢：高等教育出版社，2005.7．</p><p>　　[5]舒慶瑩，凌玲．模擬電子技術(shù)基礎(chǔ)實(shí)驗(yàn)．武漢：武漢理工大學(xué)出版社，2008.2． </p><p>　　[6]虞西清. 專用集成電路設(shè)計(jì)實(shí)用教程. 浙江: 浙江大學(xué)出版社，2007.1．&

38、lt;/p><p>　　[7]謝自美. 電子線路設(shè)計(jì). 第三版. 武漢: 華中科技大學(xué)出版社，2006.2．</p><p>　　[8]萬嘉若，林康運(yùn). 電子線路基礎(chǔ). 上海: 高等教育出版社，2007.4．</p><p><b>　　小結(jié)</b></p><p>　　本設(shè)計(jì)采用msp430f249單片機(jī)實(shí)現(xiàn)對(duì)界面設(shè)置，門

39、限電平設(shè)置已經(jīng)信號(hào)采集的功能，不僅可以節(jié)約成本，而且在電路設(shè)計(jì)上也簡(jiǎn)化了許多。當(dāng)然本設(shè)計(jì)還有很多需要改進(jìn)的地方，比如信號(hào)未經(jīng)過濾波，采樣速率不高等。此單片機(jī)的理論最大采樣速度100k應(yīng)該是不成問題的，但是那樣的話將要求很大的存儲(chǔ)器，所以該單片機(jī)無法完成，外加fifo也話就可以很顯著地提高采樣速率了。本設(shè)計(jì)未曾采用，主要有兩個(gè)原因，一是加入fifo的確使得硬件電路復(fù)雜化，軟件也復(fù)雜化了；二是proteus中最大的fifo也僅僅16