集成電路課程設(shè)計--cmos反相器的電路設(shè)計及版圖設(shè)計

1、<p><b>　　課程設(shè)計任務(wù)書</b></p><p>　　題 目: cmos反相器的電路設(shè)計及版圖設(shè)計 </p><p><b>　　初始條件： </b></p><p>　　Cadence ORCAD和L-EDIT軟件</p><p>　　要求完成的

2、主要任務(wù): </p><p>　　1、課程設(shè)計工作量：2周</p><p><b>　　2、技術(shù)要求：</b></p><p>　?。?）學(xué)習(xí)ORCAD和L-EDIT軟件。</p><p>　?。?）設(shè)計一個cmos反相器電路。</p><p>　?。?）利用ORCAD和L-EDIT軟件對該電路進(jìn)

3、行系統(tǒng)設(shè)計、電路設(shè)計和版圖設(shè)計，并進(jìn)行相應(yīng)的設(shè)計、模擬和仿真工作。</p><p>　　3、查閱至少5篇參考文獻(xiàn)。按《武漢理工大學(xué)課程設(shè)計工作規(guī)范》要求撰寫設(shè)計報告書。全文用A4紙打印，圖紙應(yīng)符合繪圖規(guī)范。</p><p><b>　　時間安排：</b></p><p>　　2013.11.22布置課程設(shè)計任務(wù)、選題；講解課程設(shè)計具體實施計劃與

4、課程設(shè)計報告格式的要求；課程設(shè)計答疑事項。</p><p>　　2013.11.25-11.27學(xué)習(xí)ORCAD和L-EDIT軟件，查閱相關(guān)資料，復(fù)習(xí)所設(shè)計內(nèi)容的基本理論知識。</p><p>　　2013.11.28-12.5對CMOS反相器電路進(jìn)行設(shè)計仿真工作，完成課設(shè)報告的撰寫。</p><p>　　2013.12.6 提交課程設(shè)計報告，進(jìn)行答辯。</p&

5、gt;<p>　　指導(dǎo)教師簽名： 年 月 日</p><p>　　系主任（或責(zé)任教師）簽名： 年 月 日</p><p><b>　　目錄</b></p><p><b>　　摘要3</

6、b></p><p><b>　　緒論5</b></p><p>　　1軟件介紹及電路原理6</p><p><b>　　1.1軟件介紹6</b></p><p><b>　　1.2電路原理6</b></p><p><b>　　

7、2原理圖繪制8</b></p><p><b>　　3電路仿真10</b></p><p>　　3.1瞬態(tài)仿真10</p><p>　　3.2直流仿真11</p><p>　　4版圖設(shè)計及驗證12</p><p>　　4.1繪制反相器版圖的前期設(shè)置12</p>

8、<p>　　4.2繪制反相器版圖13</p><p>　　4.3 DRC驗證15</p><p><b>　　結(jié)束語17</b></p><p><b>　　參考文獻(xiàn)18</b></p><p><b>　　摘要</b></p><p&g

9、t;　　CMOS技術(shù)自身的巨大發(fā)展?jié)摿κ荌C高速持續(xù)發(fā)展的基礎(chǔ)。集成電路制造水平發(fā)展到深亞微米工藝階段，CMOS的低功耗、高速度和高集成度得到了充分的體現(xiàn)。本文將簡單的介紹基于ORCAD和L-EDIT的CMOS反相器的電路仿真和版圖設(shè)計，通過CMOS反相器的電路設(shè)計及版圖設(shè)計過程，我們將了解并熟悉集成電路CAD的一種基本方法和操作過程。</p><p>　　關(guān)鍵詞：CMOS反相器 ORCAD L-EDIT版圖

10、設(shè)計</p><p><b>　　Abstract</b></p><p>　　The huge development potential of CMOS technology itself is the foundation of sustainable development of IC high speed. The manufacturing level o

11、f development of the integrated circuit to the deep sub micron technology, CMOS low power consumption, high speed and high integration have been fully reflected. In this paper, the circuit simulation and layout design of

12、 ORCAD and L-EDIT CMOS inverter based on simple introduction, through the circuit design and layout design process of CMOS inverter, we</p><p><b>　　緒 論</b></p><p>　　20世紀(jì)是IC迅速發(fā)展的時代。計

13、算機(jī)等信息產(chǎn)業(yè)的飛速發(fā)展推動了集成電路（Integrated Circuit—IC）產(chǎn)業(yè)。大多數(shù)超大規(guī)模集成電路（Very Large Scale IC—VLSI）在日常生活中有著廣泛的應(yīng)用。集成電路的應(yīng)用已深入到科學(xué)，工業(yè)農(nóng)業(yè)，生活的每一個角落。集成電路的發(fā)展迅速，與科學(xué)的進(jìn)步和社會的驅(qū)動密不可分?，F(xiàn)在集成電路芯片的尺寸越來越小，時鐘速度越來越快，電源電壓越來越低，布線層數(shù)越來越多。所以手工來完

14、成這些工作已經(jīng)不可能。就必須利用一款和幾款軟件，由多數(shù)人共同完成。。而本文介紹的CMOS反相器就是集成電路中一種最基本的電路結(jié)構(gòu)，我們將使用ORCAD軟件畫出電路的原理圖，并完成功能仿真，使用L-EDIT軟件畫出電路的版圖并完成電氣性能驗證。</p><p>　　門電路是構(gòu)成各種復(fù)雜數(shù)字電路的基本邏輯單元，掌握各種門電路的邏輯功能和電氣特性，對于正確使用數(shù)字集成電路是十分必要的。MOS門電路：以MOS管作為開關(guān)元

15、件構(gòu)成的門電路。 MOS門電路，尤其是CMOS門電路具有制造工藝簡單、集成度高、抗干擾能力強(qiáng)、功耗低、價格便宜等優(yōu)點，得到了十分迅速的發(fā)展。所謂CMOS (Complementary MOS)，是在集成電路設(shè)計中，同時采用兩種MOS器件：NMOS和PMOS，并通常配對出現(xiàn)的一種電路結(jié)構(gòu)。CMOS電路及其技術(shù)已成為當(dāng)今集成電路,尤其是大規(guī)模電路、超大規(guī)模集成電路的主流技術(shù)。 </p>

16、<p>　　反相器是數(shù)字電路中的一種基本功能模塊。將兩個串行反相器的輸出作為一位寄存器的輸入就構(gòu)成了鎖存器。鎖存器、數(shù)據(jù)選擇器、譯碼器和狀態(tài)機(jī)等精密數(shù)字符件都需要使用基本反相器。本文就將詳細(xì)講述CMOS反相器的原理圖設(shè)計功能仿真及版圖設(shè)計驗證。</p><p>　　1. 軟件介紹及電路原理</p><p><b>　　1.1軟件介紹</b></p>

17、;<p>　　ORCAD Capture (以下以Capture代稱)是一款基于Windows 操作環(huán)境下的電路設(shè)計工具。</p><p>　　利用Capture軟件，能夠?qū)崿F(xiàn)繪制電路原理圖以及為制作PCB和可編程的邏輯設(shè)計提供連續(xù)性的仿真信息。OrCAD Capture作為行業(yè)標(biāo)準(zhǔn)的PCB原理圖輸入方式，是當(dāng)今世界最流行的原理圖輸入工具之一，具有簡單直觀的用戶設(shè)計界面。OrCAD Capture

18、CIS具有功能強(qiáng)大的元件信息系統(tǒng)，可以在線和集中管理元件數(shù)據(jù)庫，從而大幅提升電路設(shè)計的效率。OrCAD Capture提供了完整的、可調(diào)整的原理圖設(shè)計方法，能夠有效應(yīng)用于PCB的設(shè)計創(chuàng)建、管理和重用。將原理圖設(shè)計技術(shù)和PCB布局布線技術(shù)相結(jié)合，OrCAD能夠幫助設(shè)計師從一開始就抓住設(shè)計意圖。不管是用于設(shè)計模擬電路、復(fù)雜的PCB、FPGA和CPLD、PCB改版的原理圖修改，還是用于設(shè)計層次模塊，OrCAD Capture都能為設(shè)計師提供快

19、速的設(shè)計輸入工具。此外，OrCAD Capture原理圖輸入技術(shù)讓設(shè)計師可以隨時輸入、修改和檢驗PCB設(shè)計。</p><p>　　Cadence OrCAD Capture是一款多功能的PCB原理圖輸入工具。</p><p>　　Tanner集成電路設(shè)計軟件是由Tanner Research 公司開發(fā)的基于Windows平臺的用于集成電路設(shè)計的工具軟件。該軟件功能十分強(qiáng)大，易學(xué)易用，包括S

20、-Edit，T-Spice，W-Edit，L-Edit與LVS，從電路設(shè)計、分析模擬到電路布局一應(yīng)俱全。其中的L-Edit版圖編輯器在國內(nèi)應(yīng)用廣泛，具有很高知名度。</p><p>　　L-Edit Pro是Tanner EDA軟件公司所出品的一個IC設(shè)計和驗證的高性能軟件系統(tǒng)模塊，具有高效率，交互式等特點，強(qiáng)大而且完善的功能包括從IC設(shè)計到輸出，以及最后的加工服務(wù)，完全可以媲美百萬美元級的IC設(shè)計軟件。L-Ed

21、it Pro包含IC設(shè)計編輯器(Layout Editor)、自動布線系統(tǒng)(Standard Cell Place & Route)、線上設(shè)計規(guī)則檢查器（DRC）、組件特性提取器（Device Extractor）、設(shè)計布局與電路netlist的比較器(LVS)、CMOS Library、Marco Library，這些模塊組成了一個完整的IC設(shè)計與驗證解決方案。L-Edit Pro豐富完善的功能為每個IC設(shè)計者和生產(chǎn)商提供了快

22、速、易用、精確的設(shè)計系統(tǒng)。</p><p><b>　　1.2設(shè)計原理</b></p><p>　　CMOS結(jié)構(gòu)的主要優(yōu)點是電路的靜態(tài)功耗非常小，電路結(jié)構(gòu)簡單規(guī)則，使得它可以用于大規(guī)模集成電路、超大規(guī)模集成電路。為了能在同一硅材料(Wafer)上制作兩種不同類型的MOS器件，必須構(gòu)造兩種不同類型的襯底。在P型硅襯底上專門制作一塊N型區(qū)域(n阱)，作為PMOS的襯底。為

23、防止源/漏區(qū)與襯底出現(xiàn)正偏置，通常P型襯底應(yīng)接電路中最低的電位，N型襯底應(yīng)接電路中最高的電位。為保證電位接觸的良好，在接觸點采用重?fù)诫s結(jié)構(gòu)。</p><p>　　CMOS反相器是由一個n管和一個p管組成的，p管源極接vdd，n管源極接gnd，若輸入IN為低電平，則p管導(dǎo)通，n管截止，輸出OUT為高電平D。若輸入IN為高電平，則n管導(dǎo)通，p管截止，輸出OUT為低電平。從而該電路實現(xiàn)了非的邏輯運算，構(gòu)成了CMOS反相

24、器。</p><p>　　當(dāng)Ui=UIH = VDD,VTN導(dǎo)通,VTP截止,Uo =Uol≈0V </p><p>　　當(dāng)Ui= UIL=0V時,VTN截止,VTP導(dǎo)通,UO = UOH≈VDD </p><p>　　還有就是CMOS電路的優(yōu)點:   &#

25、160;   </p><p>　?。?）微功耗。CMOS電路靜態(tài)電流很小，約為納安數(shù)量級。 </p><p>　　（2）抗干擾能力很強(qiáng)。輸入噪聲容限可達(dá)到VDD/2。 </p><p>　?。?）電源電壓范圍寬。多數(shù)CMOS電路可在3～18V的電源電壓范圍內(nèi)正常工作。</p><p>　　（

26、4）輸入阻抗高。 </p><p>　?。?）負(fù)載能力強(qiáng)。CMOS電路可以帶50個同類門以上。 </p><p>　　（6）邏輯擺幅大（低電平0V，高電平VDD ）</p><p><b>　　2.原理圖繪制 </b></p><p>　　(1) 瀏覽組件庫:S-Edit 本身附有4 個組件

27、庫，它們分別是</p><p>　　在..\Tanner\S-Edit\library目錄的scmos.sdb, spice.sdb, pages .sdb 與element.sdb 。若要引入這些組件庫中的模塊，可以選擇Module---Symbol Browser 命令，打開Symbol Browser 對話框，單擊Add Library按鈕，可加入要使用的組件庫，本范例中加入了scmos, spice, p

28、ages 與element 組件庫在Library 列表中。 </p><p>　　(2) 從組件庫引用模塊:編輯反相器電路會利用到NMOS, PMOS, Vdd 與Gnd 這4 個模塊，所以要從組件庫中復(fù)制NMOS, PMOS, Vdd 與Gnd 這4 個模塊到文件，并在Module0 中編輯畫面引用。 </p><p>　　(3) 編輯反相器: 按住Alt 鍵拖動鼠標(biāo)，可移動各對象。注

29、意，MOSFET_N 與MOSFET_P選項分別有4 個節(jié)點，Vdd 與Gnd 選項分別有一個節(jié)點。將4 個對象擺放到恰當(dāng)位置用導(dǎo)線連接，若在兩對象相連接處，各節(jié)點上小圓圈消失即代表連接成功。 </p><p>　　(4) 加入聯(lián)機(jī): 將4 個對象排列好后再利用左邊的聯(lián)機(jī)按鈕，完成各端點的信號連接，注意控制鼠標(biāo)鍵可將聯(lián)機(jī)轉(zhuǎn)向，按鼠標(biāo)右鍵可終止聯(lián)機(jī)。 </p><p>　　(5) 加入輸入端

30、口與輸出端口: 利用S-Edit 提供的輸入端口按鈕與輸出端口按鈕，標(biāo)明此反相器的輸入輸出信號的位置與名稱。再選擇輸出端口按鈕，到工作區(qū)用鼠標(biāo)左鍵選擇要連的端點，若輸入端口或輸出端口未與所要連接的端點相接，則可利用移動功能將IN 輸入端口移至反相器輸入端，將OUT 輸出端口接至反相器輸出端。 </p><p>　　(6) 加入工作電源：選取直流電壓源Source_v_dc 作為此電路的工作電壓源 七、直流電壓源S

31、ource _v_dc 符號有正(+)端與負(fù)(一)端。Source _v_dc 符號的正(+)端接Vdd, 將直流電壓源Source _v_dc 符號的負(fù)(--)端接Gnd，兩個全域符號Vdd 及兩個Gnd 符號分開放置，所得電路圖如下：</p><p><b>　　3電路仿真</b></p><p><b>　　3.1電路瞬態(tài)仿真</b><

32、;/p><p>　　點擊RUN PSPICE按鈕，出現(xiàn)仿真界面如圖。</p><p>　　添加一個波形顯示窗口</p><p>　　添加縱坐標(biāo)即可顯示仿真波形</p><p><b>　　仿真結(jié)果如圖</b></p><p><b>　　3.2直流仿真</b></p>

33、<p>　　直流仿真過程與前面類似</p><p><b>　　仿真結(jié)果如圖</b></p><p><b>　　4 版圖設(shè)計及驗證</b></p><p>　　4.1繪制反相器版圖的前期設(shè)置</p><p>　　打開L-Edit程序，并將新文件另存以合適的文件名存儲在一定的文件夾下：

34、在自己的計算機(jī)上一定的位置處打開L-Edit程序，此時L-Edit自動將工作文件命名為Layout1.sdb并顯示在窗口的標(biāo)題欄上。而在本例中則在L-Edit文件夾中建立“inv”文件夾，并將新文件以文件名“inv”存與此文件夾中。如圖所示。</p><p>　　選擇File->Replace Setup命令，在彈出的對話框中單擊瀏覽按鈕，按照路徑..\Samples\SPR\example1\lights

35、.tdb找到“l(fā)ights.tdb”文件，單擊OK即可。此時可將lights.tdb文件的設(shè)定選擇性的應(yīng)用到目前編輯的文件中。</p><p>　　L-Edit編輯方式是以組件（Cell）為單位而不是以文件為單位，一個文件中可以包含多個組件，而每一個組件則表示一種說明或者一種電路版圖。每次打開一個新文件時便自動打開一個組件并命名為“Cell0”；也可以重命名組件名。方法是選擇Cell->Rename 命令，

36、在彈出的對話框中的Rename cell as文本框中輸入符合實際電路的名稱，如本設(shè)計中采用組件名“inv” 即可,之后單擊OK按鈕。如圖所示。</p><p>　　繪制布局圖必須要有確實的大小，因此要繪圖前先要確認(rèn)或設(shè)定坐標(biāo)與實際長度的關(guān)系。選擇Setup->Design命令，打開Set Design對話框，在Technology選項卡中出現(xiàn)使用技術(shù)的名稱、單位與設(shè)定。本設(shè)計中的技術(shù)單位是Lambda。而

37、Lambda單位與內(nèi)部單位Internal Unit的關(guān)系可在Technology Setup選項組中設(shè)定。此次設(shè)計設(shè)定1個Lambda為1000個Internal Unit，也設(shè)定1個Lambda等于1個Micron。</p><p>　　接著選擇Grid選項卡，其中包括使用格點顯示設(shè)定、鼠標(biāo)停格設(shè)定與坐標(biāo)單位設(shè)定。此次設(shè)計設(shè)定1個顯示的格點等于1個坐標(biāo)單元，設(shè)定當(dāng)格點距離小于8個像素時不顯示；設(shè)定鼠標(biāo)光標(biāo)顯示

38、為Smooth類型，設(shè)定鼠標(biāo)鎖定的格點為0.5個坐標(biāo)單位；設(shè)定1個坐標(biāo)單位為1000個內(nèi)部單位。</p><p><b>　　4.2 繪制反相器</b></p><p>　　4.2.1 編輯PMOS</p><p>　　按照N Well層、P Select層、Active層、Ploy層、Mental1層、Active contact層的流程編輯

39、PMOS組件[7]。其中，N Well層寬為24個格點、高為15個格點，P Select層寬為18個格點、高為10個格點，Active層寬為14個格點、高為5個格點，Ploy層寬為2個格點、高為20個格點，Mental1層寬為4個格點、高為4個格點，Active contact層寬為2個格點、高為2個格點。在設(shè)計各個圖層時，一定要配合設(shè)計規(guī)則檢查（DRC），參照設(shè)計規(guī)則反復(fù)修改對象。這樣才可以高效的設(shè)計出符合規(guī)則的版圖。PMOS組件的編

40、輯結(jié)果如圖所示。</p><p><b>　　PMOS組件結(jié)果圖</b></p><p>　　4.2.2 編輯NMOS</p><p>　　按照N Select層、Active層、Ploy層、Mental1層、Active contact層的流程編輯NMOS組件[8]。其中，N Select層寬為18個格點、高為9個格點，Active層寬為14

41、個格點、高為5個格點，Ploy層寬為2個格點、高為9個格點，Mental1層寬為4個格點、高為4個格點，Active contact層寬為2個格點、高為2個格點。NMOS組件的編輯結(jié)果如圖所示。</p><p><b>　　NMOS組件結(jié)果圖</b></p><p>　　4.2.3 其他部分</p><p>　　由于L-EDIT軟件默認(rèn)是使用

42、P型襯底，所以要在P管加上N阱做襯底。兩個管子?xùn)艠O相連打孔并外接出去連接輸入端in，源漏相連外接至out。我的最終的版圖文件如圖</p><p><b>　　4.3 DRC驗證</b></p><p>　　點擊tools-DRC即可開始DRC驗證。驗證結(jié)果如圖</p><p><b>　　通過DRC驗證。</b></

43、p><p><b>　　結(jié)束語</b></p><p>　　課程設(shè)計是為了對課本知識的鞏固和加強(qiáng)，由于課本上學(xué)到了很多都是理論知識的，不能很好的理解和運用，所以在這次課程設(shè)計過程中，對整個數(shù)字芯片全定制設(shè)計流程有了一個總體的認(rèn)識。同時也熟練掌握了ORCAD和L-EDIT軟件操作。</p><p>　　通過這次課程設(shè)計，加強(qiáng)了我們動手、思考和解決問題

44、的能力。同時，培養(yǎng)了團(tuán)隊合作精神，在這次的課設(shè)中遇到了比如在加信號時，關(guān)于時間的問題，還有版圖設(shè)計涉及到VDD和GND的設(shè)計，在老師的指導(dǎo)下，和同學(xué)間的相互討論，最后都得到了解決。</p><p><b>　　參考文獻(xiàn)</b></p><p>　　權(quán)海洋主編?！冻笠?guī)模集成電路設(shè)計與實踐》，西安電子科技大學(xué)出版社，2003年出版。 </p><p&

45、gt;　　高德遠(yuǎn)主編?！冻笠?guī)模集成電路－系統(tǒng)和電路的設(shè)計原理》，高等教育出版社，2003年出版。 </p><p>　　高保嘉主編?！禡OS VLSI分析與設(shè)計》，電子工業(yè)出版社， 2002年出版。</p><p>　　Martin,K.主編：《Digital Integrated Circuit Design》，電子工業(yè)出版社，2002年出版。</p><p>