畢業(yè)設(shè)計(jì)----dsp設(shè)計(jì)的一線(xiàn)制汽車(chē)控制器

1、<p><b>　　目 錄</b></p><p><b>　　摘 要</b></p><p>　　第一章 緒論 ………………………………………………………………1</p><p>　　第二章 系統(tǒng)硬件設(shè)計(jì) …………………………………………………3</p><p>　　

2、2.1 方案論證 …………………………………………………………3</p><p>　　2.1.1 設(shè)計(jì)原理 ……………………………………………………………3</p><p>　　2.1.2 論證方案 ……………………………………………………………3</p><p>　　2.1.3 器件選擇 ……………………………………………………………4&

3、lt;/p><p>　　2.2 主控制器的選擇 …………………………………………………5</p><p>　　2.2.1 DSP發(fā)展概述及DSP基礎(chǔ) …………………………………………5</p><p>　　2.2.2 所用芯片TMS320F240 ………………………………………………10</p><p>　　2.2.3系統(tǒng)配置和中

4、斷 ………………………………………………………11</p><p>　　2.2.4 存儲(chǔ)器介紹 ………………………………………………………12</p><p>　　2.2.5 時(shí)鐘電路設(shè)計(jì) ………………………………………………………13</p><p>　　2.2.6 復(fù)位電路設(shè)計(jì) ………………………………………………………16</p>

5、<p>　　2.2.7 數(shù)字I/O接口 ………………………………………………………17</p><p>　　2.3 前向通道A/D ……………………………………………………17</p><p>　　2.3.1 信號(hào)采集模塊 ……………………………………………………17</p><p>　　2.3.2 CD4051介紹 ………

6、………………………………………………18</p><p>　　2.3.3 TMS320F240的ADC模塊 ……………………………………………20</p><p>　　2.4 后向通道D/A ……………………………………………………22</p><p>　　2.4.1 D/A轉(zhuǎn)換器DAC8562 …………………………………………………23</p&

7、gt;<p>　　2.4.2 運(yùn)放電路 …………………………………………………………23</p><p>　　第三章 軟件設(shè)計(jì) …………………………………………………………25</p><p>　　3.1 前言 ………………………………………………………………25</p><p>　　3.2 流程圖 …………………………………………

8、……………………25</p><p>　　第四章 結(jié)束語(yǔ) ………………………………………………………………28</p><p><b>　　參考文獻(xiàn)</b></p><p><b>　　附錄 程序清單</b></p><p><b>　　第一章 緒論</b></p&g

9、t;<p>　　一線(xiàn)制汽車(chē)控制器是應(yīng)用WZ位置碼通訊技術(shù)派生出來(lái)的一套全新概念的汽車(chē)控制器。WZ位置碼通訊技術(shù)是一個(gè)全新的概念，現(xiàn)在已取得國(guó)際專(zhuān)利，而一線(xiàn)制汽車(chē)控制器已獲得國(guó)家專(zhuān)利。WZ位置碼技術(shù)的主要特點(diǎn)是：包括計(jì)算機(jī)在內(nèi)的所有數(shù)字元件，設(shè)備之間通訊管腳及導(dǎo)線(xiàn)只有一個(gè)，而其通訊速度可以達(dá)到或接近計(jì)算機(jī)并行通訊的速度。</p><p>　　目前，這一通訊技術(shù)的理論已完全成型，實(shí)際應(yīng)用我們首選在汽車(chē)上

10、，也就是一線(xiàn)制汽車(chē)控制器。應(yīng)用WZ位置碼通訊技術(shù)，首先開(kāi)發(fā)了WZ32-0-1系統(tǒng)，它的特點(diǎn)是：</p><p>　　主頻3.3K，汽車(chē)操作響應(yīng)時(shí)間0.01S；</p><p>　　全車(chē)邏輯控制線(xiàn)只有一根，這一控制線(xiàn)完全實(shí)現(xiàn)雙工特點(diǎn)；</p><p>　　全車(chē)沒(méi)有任何過(guò)載及短路保護(hù)元器件，完全依靠線(xiàn)路自行控制；</p><p>　　全車(chē)不存在本

11、系統(tǒng)以外的時(shí)間及邏輯控制元件；</p><p>　　全車(chē)所有主令元件由傳統(tǒng)的符合元件變?yōu)樾盘?hào)元件，其通過(guò)的平均電流由安培級(jí)下降到微安級(jí)；</p><p>　　司機(jī)操作功能全部集中在方向盤(pán)上，方便了司機(jī)的操作；</p><p>　　整車(chē)成本有所下降，預(yù)計(jì)下降幅度10%---20% 。</p><p>　　圖1.1 控制器脈沖功能分布圖<

12、/p><p>　　目前，以上系統(tǒng)已經(jīng)完成試車(chē)，在輕型車(chē)CA1046L試車(chē)25000公里，在紅旗CA7221試車(chē)35000公里，情況良好。所以，以上產(chǎn)品已經(jīng)由實(shí)驗(yàn)室階段轉(zhuǎn)入生產(chǎn)階段。</p><p>　　在原WZ-0-1系統(tǒng)的基礎(chǔ)上，又新研制出了WZ64-0-2系統(tǒng)，這一系統(tǒng)在WZ32-0-1的基礎(chǔ)上又增加了以下功能：</p><p>　　1車(chē)實(shí)現(xiàn)自檢，并顯示報(bào)警信息，將

13、故障隱患及故障點(diǎn)直接顯示給司機(jī)，使汽車(chē)行使更加安全；</p><p>　　2主頻 由3.3K上升到6K，響應(yīng)時(shí)間保持0.01S；</p><p>　　3控制點(diǎn)由32點(diǎn)上升到64點(diǎn)；</p><p>　　以上系統(tǒng)的實(shí)驗(yàn)階段已經(jīng)結(jié)束。</p><p>　　現(xiàn)在正在研制WZ128-0-10系統(tǒng)，這一系統(tǒng)的主要特點(diǎn)是：可以將全車(chē)的所有模擬信號(hào)轉(zhuǎn)變?yōu)閃

14、Z信號(hào)，從而完成包括電噴，ABS,儀表在內(nèi)的整車(chē)所有信號(hào)融入一線(xiàn)控制之中，徹底實(shí)現(xiàn)整車(chē)的一線(xiàn)制控制。</p><p><b>　　系統(tǒng)硬件設(shè)計(jì)</b></p><p>　　2.1 方案論證 </p><p><b>　　設(shè)計(jì)要求：</b></p><p>　　以DSP為主控制器，設(shè)計(jì)一個(gè)檢測(cè)裝置

15、。接受板接收發(fā)射板以主頻3.3K發(fā)出一系列 2V或4V電平的脈沖，要求控制相應(yīng)的繼電器動(dòng)作。要求自行模擬發(fā)射板發(fā)出主頻3.3K發(fā)出一系列2V或4V電平的脈沖。在相應(yīng)位置的2V電平脈沖變?yōu)?V電平脈沖。然后進(jìn)行檢測(cè)，判斷接收板的好壞。</p><p>　　2.1.1 設(shè)計(jì)原理</p><p>　　一線(xiàn)制汽車(chē)控制器接收板的工作過(guò)程是：接收板接收來(lái)自發(fā)射板以主頻3.3K發(fā)出的一系列2V或4V的電

16、平脈沖，當(dāng)脈沖為2V時(shí)，接收板不動(dòng)作，當(dāng)脈沖為4V時(shí)，接收板相應(yīng)的控制信號(hào)變?yōu)?2V電平，控制相應(yīng)的繼電器動(dòng)作。</p><p>　　根據(jù)上述原理，接收檢測(cè)板首先要模擬發(fā)射板發(fā)出3.3K發(fā)出一系列2V或4V的電平脈沖，在相應(yīng)位置的2V電平脈沖基礎(chǔ)上疊加為4V電平脈沖，然后對(duì)接收板的輸出信號(hào)進(jìn)行檢測(cè)，以判斷接收板的好壞。</p><p>　　2.1.2 論證方案</p><

17、;p><b>　　方案一：</b></p><p>　　采用89C51單片機(jī)實(shí)現(xiàn)。單片機(jī)軟件編程自用度大，可用編程實(shí)現(xiàn)各種控制算法和邏輯控制。不過(guò)單片機(jī)對(duì)于外部數(shù)據(jù)的采集需另接A/D轉(zhuǎn)換來(lái)實(shí)現(xiàn)，導(dǎo)致外圍電路比較復(fù)雜。 </p><p><b>　　方案二：</b></p><p>　　采用高速數(shù)字信號(hào)處理器 DSP

18、實(shí)現(xiàn)。DSP內(nèi)置模數(shù)轉(zhuǎn)換器等外設(shè)，片內(nèi)具有豐富的可編程多路復(fù)用I/O引腳，而且它的數(shù)據(jù)處理速度與89C51相比更有優(yōu)勢(shì)，在軟件編程方面，DSP的語(yǔ)言可以采用C語(yǔ)言和匯編語(yǔ)言相結(jié)合的更為靈活的方式。</p><p>　　基于以上優(yōu)點(diǎn)，本設(shè)計(jì)采用高速數(shù)字信號(hào)處理器（DSP）作為控制電路的核心。</p><p>　　2.1.3 器件選擇</p><p><b>

19、　　主控制器的選擇</b></p><p>　　在眾多的DSP芯片種類(lèi)中，最成功的是美國(guó)德克薩斯儀器公司（Texas Instruments，簡(jiǎn)稱(chēng)TI）的一系列產(chǎn)品。TI公司在1982年成功推出啟迪一代DSP芯片TMS32010及其系列產(chǎn)品TMS32011、TMS32C10/C14/C15/等，之后相繼推出了第二代DSP芯片TMS32020、TMS320C25/C26/C28，第三代DSP芯片TMS3

20、2C30/C31/C32，第四代DSP芯片TMS32C40/C44，第五代DSP芯片TMS32C50/C51/C52/C53以及集多個(gè)DSP于一體的高性能DSP芯片TMS32C80/C82等。</p><p>　　采用TI公司的TMS320LF240x芯片作為控制器。TMS320LF240x芯片作為DSP控制器24x系列的新成員，是TMS320C2000平臺(tái)下的一種定點(diǎn)DSP芯片。從結(jié)構(gòu)設(shè)計(jì)上講，240x系列DS

21、P提供了低成本、低消耗、高性能的處理能力，對(duì)電機(jī)的數(shù)字化控制作用非常突出。</p><p>　　TI公司的TMS320F240器件是基于TMS320C2 型16位定點(diǎn)數(shù)字信號(hào)處理器（DSP）的新型DSP控制器。由于F240器件片內(nèi)集成了544字雙口RAM、雙10位模數(shù)轉(zhuǎn)換模塊、串行通信接口以及提供死區(qū)功能和12路比較/脈沖寬度調(diào)制通道的事件管理器模塊，并將存儲(chǔ)器和外設(shè)集成到控制器內(nèi)部，使得F240在諸多微機(jī)控制系

22、統(tǒng)中得到了廣泛的應(yīng)用。</p><p>　　基于上述原因，本次設(shè)計(jì)采用TMS320F240作為控制器 </p><p>　　存儲(chǔ)器 CY7C199</p><p>　　CY7C199是一種采用COMS工藝制成的32K × 8位的SRAM芯片，采用28引腳DIP封裝或其它的封裝形式。該電源5伏供電，其輸入輸出

23、電平與TTL電平兼容，三態(tài)輸出。它的讀寫(xiě)訪(fǎng)問(wèn)時(shí)間根據(jù)不同型號(hào)可從20ns—200ns。</p><p>　　該芯片具有低功耗操作方式，當(dāng)未選通時(shí)，芯片處于底功耗狀態(tài)，這時(shí)可減少80%以上的功耗，只需要2伏電源供電，幾十微安電流就可以保持?jǐn)?shù)據(jù)不變，此性能可用于電池供電的數(shù)據(jù)掉電保護(hù)操作。</p><p>　　AD轉(zhuǎn)換 DAC8562</p><p>　　目前，在測(cè)試和

24、控制領(lǐng)域中，大量地使用了數(shù)據(jù)采集系統(tǒng)，而且位數(shù)更多、速度更快、精度更高的D/A轉(zhuǎn)換器件不斷出現(xiàn)。DAC8562是高速高精度12位數(shù)字／模擬轉(zhuǎn)換器芯片，由于DAC8562轉(zhuǎn)換器件的功耗特別低，而且其線(xiàn)性失真可低達(dá)0.012%，因此，該D/A轉(zhuǎn)換器芯片特別適合于精密模擬數(shù)據(jù)的獲得和控制。此外，由于DAC8562器件內(nèi)部帶有激光制作的精密晶片電阻和溫度補(bǔ)償電路以及NMOS開(kāi)關(guān)，因而可充分保證DAC8562具有12位的精度。 DAC8562其性

25、能指標(biāo)，精度要求完全符合設(shè)計(jì)要求。</p><p>　　運(yùn)放電路 LM324 </p><p>　　設(shè)計(jì)中，運(yùn)放電路主要實(shí)現(xiàn)電平脈沖的放大，并且，放大倍數(shù)不是很大，LM324是四運(yùn)放集成電路，它采用14腳雙列直插塑料封裝。它的內(nèi)部包含四組形式完全相同的運(yùn)算放大器，除電源共用外，四組運(yùn)放相互獨(dú)立。使用LM324運(yùn)放電路可實(shí)現(xiàn)設(shè)計(jì)要求。</p><p><b&g

26、t;　　時(shí)鐘電路設(shè)計(jì)</b></p><p>　　采用封裝好的晶體振蕩器，將外部時(shí)鐘源直接輸入X2/CLKIN引腳，而將X1引腳懸空。如圖所示。只要將晶體振蕩器的4腳接+5V，2引腳接地，就可以在3腳上獲得時(shí)鐘信號(hào)。 </p><p><b>　　圖2.1晶體振蕩器</b></p><p><b>　　復(fù)位電路<

27、;/b></p><p>　　TMS320F240芯片的引腳/RS是復(fù)位輸入信號(hào)，當(dāng)該引腳電平為低時(shí)使芯片復(fù)位。在設(shè)計(jì)復(fù)位電路時(shí)，一般應(yīng)從兩種復(fù)位的需要去考慮，一個(gè)是上電復(fù)位；另一個(gè)是工作中的復(fù)位。在系統(tǒng)剛接通電源時(shí)，復(fù)位電路應(yīng)處于低電平以使系統(tǒng)從一個(gè)初始狀態(tài)開(kāi)始工作：這段低電平時(shí)間應(yīng)該大于系統(tǒng)的晶體振蕩器起振時(shí)間，以便避開(kāi)振蕩器起振時(shí)的非線(xiàn)性特性對(duì)整個(gè)系統(tǒng)的影響：通常，共振需要100—200ms的穩(wěn)定時(shí)間

28、，則上電復(fù)位時(shí)間應(yīng)該大于200ms：工作中復(fù)位則要求復(fù)位的低電平至少保持6個(gè)時(shí)鐘周期，以使芯片的初始化能夠正確的完成。</p><p><b>　　2.2主控制器</b></p><p>　　2.2.1 DSP發(fā)展概述及DSP基礎(chǔ)</p><p>　　一.什么是DSP芯片　</p><p>　　DSP芯片，也稱(chēng)數(shù)字信號(hào)處

29、理器，是一種具有特殊結(jié)構(gòu)的微處理器。DSP芯片的內(nèi)部采用程序和數(shù)據(jù)分開(kāi)的哈佛結(jié)構(gòu)，具有專(zhuān)門(mén)的硬件乘法器，廣泛采用流水線(xiàn)操作，提供特殊的DSP 指令，可以用來(lái)快速地實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法。根據(jù)數(shù)字信號(hào)處理的要求，DSP芯片一般具有如下的一些主要特點(diǎn)：</p><p>　　（一）在一個(gè)指令周期內(nèi)可完成一次乘法和一次加法。</p><p>　?。ǘ┏绦蚝蛿?shù)據(jù)空間分開(kāi)，可以同時(shí)訪(fǎng)問(wèn)指令和數(shù)據(jù)。

30、</p><p>　?。ㄈ┢瑑?nèi)具有快速RAM，通?？赏ㄟ^(guò)獨(dú)立的數(shù)據(jù)總線(xiàn)在兩塊中同時(shí)訪(fǎng)問(wèn)。</p><p>　?。ㄋ模┚哂械烷_(kāi)銷(xiāo)或無(wú)開(kāi)銷(xiāo)循環(huán)及跳轉(zhuǎn)的硬件支持。</p><p>　?。ㄎ澹┛焖俚闹袛嗵幚砗陀布蘒/O支持。</p><p>　　（六）具有在單周期內(nèi)操作的多個(gè)硬件地址產(chǎn)生器。</p><p>　?。ㄆ撸┛梢圆?/p>

31、行執(zhí)行多個(gè)操作。</p><p>　?。ò耍┲С至魉€(xiàn)操作，使取指、譯碼和執(zhí)行等操作可以重疊執(zhí)行。</p><p>　　與通用微處理器相比，DSP芯片的其他通用功能相對(duì)較弱些。</p><p>　　二.DSP芯片的發(fā)展</p><p>　　世界上第一個(gè)單片DSP芯片是1978年AMI公司宣布的S2811，1979年美國(guó)Iintel公司發(fā)布的商

32、用可編程期間2920是DSP芯片的一個(gè)主要里程碑。這兩種芯片內(nèi)部都沒(méi)有現(xiàn)代DSP芯片所必須的單周期芯片。 1980年。日本NEC公司推出的μPD7720是第一個(gè)具有乘法器的商用DSP 芯片。第一個(gè)采用CMOS工藝生產(chǎn)浮點(diǎn)DSP芯片的是日本的Hitachi 公司，它于1982年推出了浮點(diǎn)DSP芯片。1983年，日本的Fujitsu公司推出的MB8764，其指令周期為120ns ，且具有雙內(nèi)部總線(xiàn)，從而處理的吞吐量發(fā)生了一個(gè)大的飛躍。而第一

33、個(gè)高性能的浮點(diǎn)DSP芯片應(yīng)是AT&T公司于1984年推出的DSP32。</p><p>　　在這么多的DSP芯片種類(lèi)中，最成功的是美國(guó)德克薩斯儀器公司（Texas Instruments，簡(jiǎn)稱(chēng)TI）的一系列產(chǎn)品。TI公司災(zāi)982年成功推出啟迪一代DSP芯片TMS32010及其系列產(chǎn)品TMS32011、TMS32C10/C14/C15/C16/C17等，之后相繼推出了第二代DSP芯片TMS32020、TMS

34、320C25/C26/C28，第三代DSP芯片TMS32C30/C31/C32，第四代DSP芯片TMS32C40/C44，第五代DSP芯片TMS32C50/C51/C52/C53以及集多個(gè)DSP于一體的高性能DSP芯片TMS32C80/C82等。</p><p>　　自1980年以來(lái)，DSP芯片得到了突飛猛進(jìn)的發(fā)展，DSP芯片的應(yīng)用越來(lái)越廣泛。從運(yùn)算速度來(lái)看，MAC（一次乘法和一次加法）時(shí)間已經(jīng)從80年代初的40

35、0ns（如TMS32010）降低到40ns（如TMS32C40），處理能力提高了10多倍。DSP芯片內(nèi)部關(guān)鍵的乘法器部件從1980年的占模區(qū)的40左右下降到5以下，片內(nèi)RAM增加一個(gè)數(shù)量級(jí)以上。從制造工藝來(lái)看，1980年采用4μ的N溝道MOS工藝，而現(xiàn)在則普遍采用亞微米CMOS工藝。DSP芯片的引腳數(shù)量從1980年的最多64個(gè)增加到現(xiàn)在的200個(gè)以上，引腳數(shù)量的增加，意味著結(jié)構(gòu)靈活性的增加。此外，DSP芯片的發(fā)展，是DSP系統(tǒng)的成本、體

36、積、重量和功耗都有很大程度的下降。</p><p>　　三.DSP芯片的分類(lèi)</p><p>　　DSP的芯片可以按照以下的三種方式進(jìn)行分類(lèi)。</p><p><b>　?。ㄒ唬┌椿A(chǔ)特性分</b></p><p>　　這是根據(jù)DSP芯片的工作時(shí)鐘和指令類(lèi)型來(lái)分類(lèi)的。如果DSP芯片在某時(shí)鐘頻率范圍內(nèi)的任何頻率上能正常工作

37、，除計(jì)算速度有變化外，沒(méi)有性能的下降，這類(lèi)DSP芯片一般稱(chēng)之為靜態(tài)DSP芯片。</p><p>　　如果有兩種或兩種以上的DSP芯片,它們的指令集和相應(yīng)的機(jī)器代碼機(jī)管腳結(jié)構(gòu)相互兼容,則這類(lèi)DSP芯片稱(chēng)之為一致性的DSP芯片。</p><p><b>　?。ǘ┌磾?shù)據(jù)格式分</b></p><p>　　這是根據(jù)DSP芯片工作的數(shù)據(jù)格式來(lái)分類(lèi)的。數(shù)

38、據(jù)以定點(diǎn)格式工作的DSP芯片稱(chēng)之為定點(diǎn)DSP芯片。以浮點(diǎn)格式工作的稱(chēng)為DSP芯片。不同的浮點(diǎn)DSP芯片所采用的浮點(diǎn)格式不完全一樣，有的DSP芯片采用自定義的浮點(diǎn)格式，有的DSP芯片則采用IEEE的標(biāo)準(zhǔn)浮點(diǎn)格式。</p><p><b>　?。ㄈ┌从猛痉?lt;/b></p><p>　　按照DSP芯片的用途來(lái)分，可分為通用型DSP芯片和專(zhuān)用型的DSP芯片。通用型DSP芯片

39、適合普通的DSP應(yīng)用，如TI公司的一系列DSP芯片。專(zhuān)用型DSP芯片市為特定的DSP運(yùn)算而設(shè)計(jì)，更適合特殊的運(yùn)算，如數(shù)字濾波，卷積和FFT等。</p><p>　　四.DSP芯片的選擇</p><p>　?。ㄒ唬┰O(shè)計(jì)DSP應(yīng)用系統(tǒng)，選擇DSP芯片時(shí)非常重要的一個(gè)環(huán)節(jié)。只有選定了DSP芯片才能進(jìn)一步設(shè)計(jì)外圍電路集系統(tǒng)的其它電路?？偟膩?lái)說(shuō)，DSP芯片的選擇應(yīng)根據(jù)實(shí)際的應(yīng)用系統(tǒng)需要而確定。一般來(lái)

40、說(shuō)，選擇DSP芯片時(shí)考慮如下諸多因素。</p><p>　　1.DSP芯片的運(yùn)算速度。運(yùn)算速度是DSP芯片的一個(gè)最重要的性能指標(biāo)，也是選擇DSP芯片時(shí)所需要考慮的一個(gè)主要因素。DSP芯片的運(yùn)算速度可以用以下幾種性能指標(biāo)來(lái)衡量：</p><p>　?。?）指令周期。就是執(zhí)行一條指令所需要的時(shí)間，通常以ns為單位。</p><p>　?。?）MAC時(shí)間。即一次乘法加上一

41、次加法的時(shí)間。</p><p>　?。?）FFT執(zhí)行時(shí)間。即運(yùn)行一個(gè)N點(diǎn)FFT程序所需的時(shí)間。</p><p>　　（4）MIPS。即每秒執(zhí)行百萬(wàn)條指令。</p><p>　?。?）MOPS。即每秒執(zhí)行百萬(wàn)次操作。</p><p>　　（6）MFLOPS。即每秒執(zhí)行百萬(wàn)次浮點(diǎn)操作。</p><p>　　（7）BOPS。

42、即每秒執(zhí)行十億次操作。</p><p>　　2.DSP芯片的價(jià)格。根據(jù)一個(gè)價(jià)格實(shí)際的應(yīng)用情況，確定一個(gè)價(jià)格適中的DSP芯片。</p><p>　　3.DSP芯片的硬件資源。</p><p>　　4.DSP芯片的運(yùn)算速度。</p><p>　　5.DSP芯片的開(kāi)發(fā)工具。</p><p>　　6.DSP 芯片的功耗。<

43、;/p><p>　　7.其它的因素，如封裝的形式、質(zhì)量標(biāo)準(zhǔn)、生命周期等。</p><p>　?。ǘ〥SP應(yīng)用系統(tǒng)的運(yùn)算量是確定選用處理能力多大的DSP芯片的基礎(chǔ)。那么如何確定DSP系統(tǒng)的運(yùn)算量以選擇DSP芯片呢？</p><p><b>　　1.按樣點(diǎn)處理</b></p><p>　　按樣點(diǎn)處理就是DSP算法對(duì)每一個(gè)輸入樣

44、點(diǎn)循環(huán)一次。例如；一個(gè)采用LMS算法的256抽頭德的自適應(yīng)FIR濾波器，假定每個(gè)抽頭的計(jì)算需要3個(gè)MAC周期，則256抽頭計(jì)算需要256*3=768個(gè)MAC周期。如果采樣頻率為8KHz，即樣點(diǎn)之間的間隔為125μs的時(shí)間，DSP芯片的MAC周期為200μs，則768個(gè)周期需要153.6μs的時(shí)間，顯然無(wú)法實(shí)時(shí)處理，需要選用速度更快的芯片。</p><p><b>　　2.按幀處理</b>&l

45、t;/p><p>　　有些數(shù)字信號(hào)處理算法不是每個(gè)輸入樣點(diǎn)循環(huán)一次，而是每隔一定的時(shí)間間隔（通常稱(chēng)為幀）循環(huán)一次。所以選擇DSP芯片應(yīng)該比較一幀內(nèi)DSP芯片的處理能力和DSP算法的運(yùn)算量。假設(shè)DSP芯片的指令周期為P（ns），一幀的時(shí)間為⊿τ（ns），則該DSP芯片在一幀內(nèi)所提供的最大運(yùn)算量為⊿τ/ P 條指令。</p><p>　　五.DSP芯片的基本結(jié)構(gòu)</p><p&

46、gt;　?。ㄒ唬〥SP芯片的基本結(jié)構(gòu)包括：</p><p><b>　　1.哈佛結(jié)構(gòu)；</b></p><p><b>　　2.流水線(xiàn)操作；</b></p><p>　　3.專(zhuān)用的硬件乘法器；</p><p>　　4.特殊的DSP指令；</p><p>　　5.快速的指令周期

47、。</p><p><b>　?。ǘ┕鸾Y(jié)構(gòu)</b></p><p>　　哈佛結(jié)構(gòu)的主要特點(diǎn)是將程序和數(shù)據(jù)存儲(chǔ)在不同的存儲(chǔ)空間中，即程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器是兩個(gè)相互獨(dú)立的存儲(chǔ)器，每個(gè)存儲(chǔ)器獨(dú)立編址，獨(dú)立訪(fǎng)問(wèn)。與兩個(gè)存儲(chǔ)器相對(duì)應(yīng)的是系統(tǒng)中設(shè)置了程序總線(xiàn)和數(shù)據(jù)總線(xiàn)，從而使數(shù)據(jù)的吞吐率提高了一倍。由于程序和存儲(chǔ)器在兩個(gè)分開(kāi)的空間中，因此取指和執(zhí)行能完全重疊。</p&

48、gt;<p>　　流水線(xiàn)與哈佛結(jié)構(gòu)相關(guān)，DSP芯片廣泛采用流水線(xiàn)以減少指令執(zhí)行的時(shí)間，從而增強(qiáng)了處理器的處理能力。處理器可以并行處理二到四條指令，每條指令處于流水線(xiàn)的不同階段。如2.2圖所示是一個(gè)三級(jí)流水線(xiàn)操作的例子。</p><p>　　圖2.2 三級(jí)流水線(xiàn)操作</p><p>　?。ㄈ?zhuān)用的硬件乘法器</p><p>　　乘法速度越快，DSP處理

49、器的性能越高。由于具有專(zhuān)用的應(yīng)用乘法器，乘法可在一個(gè)指令周期內(nèi)完成。</p><p>　　（四）特殊的DSP指令DSP芯片是采用特殊的指令。</p><p>　　快速的指令周期哈佛結(jié)構(gòu)、流水線(xiàn)操作、專(zhuān)用的硬件乘法器、特殊的DSP指令再加上集成電路的優(yōu)化設(shè)計(jì)可使DSP芯片的指令周期在200ns以下。</p><p>　　六.DSP系統(tǒng)的特點(diǎn)</p>&l

50、t;p>　　數(shù)字信號(hào)處理系統(tǒng)是以數(shù)字信號(hào)處理為基礎(chǔ)，因此具有數(shù)字處理的全部特點(diǎn)：</p><p>　?。ㄒ唬┙涌诜奖恪SP系統(tǒng)與其它以現(xiàn)代數(shù)字技術(shù)為基礎(chǔ)的系統(tǒng)或設(shè)備都是相互兼容，這樣的系統(tǒng)接口以實(shí)現(xiàn)某種功能要比模擬系統(tǒng)與這些系統(tǒng)接口要容易的多。</p><p>　　（二）編程方便。DSP系統(tǒng)的可編程DSP芯片可使設(shè)計(jì)人員在開(kāi)發(fā)過(guò)程中靈活方便地對(duì)軟件進(jìn)行修改和升級(jí)。</p>

51、;<p>　?。ㄈ┓€(wěn)定性好。DSP系統(tǒng)以數(shù)字處理為基礎(chǔ)，受環(huán)境溫度以及噪聲的影響較小，可靠性高。</p><p>　?。ㄋ模┚雀?。16位數(shù)字系統(tǒng)可以達(dá)到的精度。</p><p>　?。ㄎ澹┛芍貜?fù)性好。模擬系統(tǒng)的性能受元器件參數(shù)性能變化比較大，而數(shù)字系統(tǒng)基本上不受影響，因此數(shù)字系統(tǒng)便于測(cè)試，調(diào)試和大規(guī)模生產(chǎn)。</p><p>　　（六）集成方便。DS

52、P系統(tǒng)中的數(shù)字部件有高度的規(guī)范性，便于大規(guī)模集成。</p><p>　　七.DSP芯片的應(yīng)用</p><p>　　自從DSP芯片誕生以來(lái)，DSP芯片得到了飛速的發(fā)展。DSP芯片高速發(fā)展，一方面得益于集成電路的發(fā)展，另一方面也得益于巨大的市場(chǎng)。在短短的十多年時(shí)間，DSP芯片已經(jīng)在信號(hào)處理、通信、雷達(dá)等許多領(lǐng)域得到廣泛的應(yīng)用。目前，DSP芯片的價(jià)格也越來(lái)越低，性能價(jià)格比日益提高，具有巨大的應(yīng)用

53、潛力。DSP芯片的應(yīng)用主要有：</p><p>　?。ㄒ唬┬盘?hào)處理--如，數(shù)字濾波、自適應(yīng)濾波、快速傅里葉變換、相關(guān)運(yùn)算、頻譜分析、卷積等。</p><p>　?。ǘ┩ㄐ?-如，調(diào)制解調(diào)器、自適應(yīng)均衡、數(shù)據(jù)加密、數(shù)據(jù)壓縮、回坡抵消、多路復(fù)用、傳真、擴(kuò)頻通信、糾錯(cuò)編碼、波形產(chǎn)生等。</p><p>　?。ㄈ┱Z(yǔ)音--如語(yǔ)音編碼、語(yǔ)音合成、語(yǔ)音識(shí)別、語(yǔ)音增強(qiáng)、說(shuō)話(huà)人辨

54、認(rèn)、說(shuō)話(huà)人確認(rèn)、語(yǔ)音郵件、語(yǔ)音儲(chǔ)存等。</p><p>　?。ㄋ模﹫D像/圖形--如二維和三維圖形處理、圖像壓縮與傳輸、圖像增強(qiáng)、動(dòng)畫(huà)、機(jī)器人視覺(jué)等。</p><p>　?。ㄎ澹┸娛?-如保密通信、雷達(dá)處理、聲納處理、導(dǎo)航等。</p><p>　?。﹥x器儀表--如頻譜分析、函數(shù)發(fā)生、鎖相環(huán)、地震處理等。</p><p>　　（七）自動(dòng)控制-

55、-如引擎控制、深空、自動(dòng)駕駛、機(jī)器人控制、磁盤(pán)控制。</p><p>　?。ò耍┽t(yī)療--如助聽(tīng)、超聲設(shè)備、診斷工具、病人監(jiān)護(hù)等。</p><p>　?。ň牛┘矣秒娖?-如高保真音響、音樂(lè)合成、音調(diào)控制、玩具與游戲、數(shù)字電話(huà)/電視等。</p><p>　　2.2.2 所用芯片TMS320F240介紹 </p><p>　　1．TMS320F2

56、40性能指標(biāo)</p><p>　　TMS320F240是TI公司生產(chǎn)的一種低價(jià)格高性能16位定點(diǎn)運(yùn)算DSP芯片，</p><p><b>　　其主要性能指標(biāo)為：</b></p><p>　?。?）內(nèi)核CPU：32位中央算術(shù)邏輯單元（CALU）；32位累加器；16位×16位并行乘法器，產(chǎn)生32位乘積；三個(gè)定標(biāo)移位器；八個(gè)16位輔助寄存器

57、和一個(gè)用于數(shù)據(jù)存儲(chǔ)器間接尋址的專(zhuān)用算術(shù)單元。</p><p>　?。?）存儲(chǔ)器：544字×16位片內(nèi)數(shù)據(jù)/程序雙口RAM；16K字×16位片內(nèi)程序FLASH；224K字×16位最大尋址存儲(chǔ)范圍；16位地址總線(xiàn)和16位數(shù)據(jù)總線(xiàn)。</p><p>　?。?）中斷：功率驅(qū)動(dòng)保護(hù)中斷，復(fù)位，NMI（不可屏蔽中斷）和三個(gè)可屏蔽中斷。</p><p&g

58、t;　　（4）速度：50ns指令周期（20MIPS），且大多數(shù)指令為單周期。</p><p>　?。?）定時(shí)器：3個(gè)16位通用定時(shí)器，共有6個(gè)可設(shè)置模式。</p><p>　　（6）雙10位A/D轉(zhuǎn)換器。</p><p>　?。?）28個(gè)可單獨(dú)編程的多路復(fù)用I/O引腳。</p><p>　?。?）串行通信接口（SCI）。</p>

59、<p>　?。?）基于鎖相環(huán)（PLL）的時(shí)鐘模塊。</p><p>　?。?0）帶實(shí)時(shí)中斷的看門(mén)狗定時(shí)器模塊。</p><p><b>　　2．CPU</b></p><p>　　TMS320F240的中央處理單元包括：(1)32位中央算術(shù)邏輯單元(CALU)和累加器，可實(shí)現(xiàn)二進(jìn)制補(bǔ)碼算術(shù)運(yùn)算；(2)CALU的輸入/輸出數(shù)據(jù)定標(biāo)移位

60、器，用于定標(biāo)、位抽取、擴(kuò)展算術(shù)運(yùn)算和溢出預(yù)防操作的32位移位器；(3)乘法器，實(shí)現(xiàn)16位16位二進(jìn)制不碼乘法運(yùn)算，輸出32位結(jié)果；(4)輔助寄存器算術(shù)單元(ARAU)和輔助寄存器。</p><p>　　圖2.3 TMS320F240</p><p>　　2.2.3 系統(tǒng)配置和中斷</p><p>　　TMS320F240的中斷可以劃分為：</p>&l

61、t;p>　　軟件中斷：由指令I(lǐng)NTR、NMl、TRAP向CPU發(fā)出中斷信號(hào)。</p><p>　　硬件中斷：1外部硬件中斷，由外部中斷引腳上的中斷申請(qǐng)信號(hào)觸發(fā)。</p><p>　　2內(nèi)部硬件中斷，由片內(nèi)外圍設(shè)備的請(qǐng)求信號(hào)觸發(fā)。</p><p>　　從另一個(gè)角度講，TMS320F240的中斷可以劃分為：</p><p>　　可屏蔽中斷：

62、僅包括硬件中斷，可以通過(guò)軟件屏蔽或使能。</p><p>　　非屏蔽中斷：包括所有軟件中斷和外部硬件中斷RS、NMl，它們不能被屏蔽。</p><p>　　TMS320F240的中斷響應(yīng)過(guò)程可分為以下3個(gè)主要階段：</p><p>　　1.接收中斷請(qǐng)求：由指令啟動(dòng)的軟件中斷、來(lái)自引腳的中斷請(qǐng)求或由片內(nèi)外圍器件發(fā)出的硬件中斷向CPU提出中斷請(qǐng)求。</p>

63、<p>　　2.響應(yīng)中斷：如果中斷是可屏蔽的，則必須滿(mǎn)足某種條件，TMS320F240才進(jìn)行響應(yīng)。而對(duì)于非屏蔽硬件中斷和軟件中斷來(lái)說(shuō)，CPU立即響應(yīng)。</p><p>　　3.執(zhí)行中斷服務(wù)程序。一旦中斷被確認(rèn)，TMS320F240將迫使CPU轉(zhuǎn)移到預(yù)先確定的中斷矢量地址，轉(zhuǎn)人相應(yīng)的中斷服務(wù)子程序入門(mén)，并執(zhí)行該程序。</p><p>　　F240芯片的外部中斷引腳個(gè)數(shù)因?yàn)樾吞?hào)的不

64、同而有所不同，最多可有6個(gè)外部引腳，它們的極性和大多數(shù)的優(yōu)先級(jí)都可通過(guò)類(lèi)型A、B、C中斷控制寄存器進(jìn)行軟件編程，在本設(shè)計(jì)中用到了由片內(nèi)外圍設(shè)備中斷。</p><p><b>　　2.2.4 存儲(chǔ)器</b></p><p>　　存儲(chǔ)器選用CYPRESS公司生產(chǎn)的CMOS靜態(tài)存儲(chǔ)器CY7C199。 CY7C199主要性能指標(biāo)為：</p><p>　

65、　a) 大容量32K×8bit Static RAM；</p><p>　　b) 快速訪(fǎng)問(wèn)時(shí)間15ns；</p><p>　　c) 兼容TTL電平輸入輸出；</p><p>　　d) 低功耗，自動(dòng)省電模式。</p><p>　　在本系統(tǒng)中使用2片RAM用于存儲(chǔ)數(shù)據(jù)，地址范圍：8000H～FFFFH，共64K×8bit，則分

66、配給每個(gè)通道的存儲(chǔ)深度達(dá)到64Kbit。</p><p>　　圖2.4 CY7C199</p><p>　　TMS320F240外擴(kuò)兩片CY7C199的硬件連線(xiàn)圖</p><p>　　圖2.5 TMS320F240與CY7C199的連線(xiàn)圖</p><p>　　2.2.5 時(shí)鐘電路設(shè)計(jì)</p><p>　　計(jì)算機(jī)系統(tǒng)中

67、的時(shí)鐘分為硬件時(shí)鐘和軟件時(shí)鐘，以及絕對(duì)時(shí)鐘和相對(duì)時(shí)鐘。時(shí)鐘可以防止系統(tǒng)陷入死循環(huán)，實(shí)現(xiàn)作業(yè)按時(shí)間片輪轉(zhuǎn)運(yùn)行，給出正確的時(shí)間信號(hào)，定時(shí)喚醒事件確定時(shí)間執(zhí)行的事件等。</p><p>　　DSP中的時(shí)鐘模塊為整個(gè)器件提供各種時(shí)鐘頻率。該模塊有6個(gè)引腳：OSCBYP非、XTAL1/CLKIN和XTAL2。OSCBYP非用來(lái)選擇內(nèi)部震蕩器是否被旁路，如果OSCBYP非接高電平，表示使用內(nèi)部震蕩器，上電后震蕩器電路大約需要

68、1ms才會(huì)產(chǎn)生穩(wěn)定的時(shí)鐘。若OSCBYP非引腳接地，表示旁路內(nèi)部震蕩器使用外部時(shí)鐘輸入，此時(shí)引腳XTAL2懸空，在這次設(shè)計(jì)中采用了OSCBYP非引腳接地的接法，晶體震蕩器采用的是18432M。</p><p>　　圖2.6 晶體震蕩電路</p><p>　　F240DSP控制器的時(shí)鐘系統(tǒng)有別于一般的微控制器，它利用接在外部總線(xiàn)上的鎖相環(huán)時(shí)鐘模塊（PLL）為整個(gè)F240控制器提供所需要的各

69、種時(shí)鐘信號(hào)，PLL是一個(gè)8位外設(shè)。</p><p>　　連接在外設(shè)總線(xiàn)上的 PLL時(shí)鐘模塊為整個(gè)器件提供所需要的各種時(shí)鐘信號(hào)。PLL可產(chǎn)生4種不同頻率的時(shí)鐘：</p><p>　?。?） CPUCLK（CPU時(shí)鐘）。這是PLL模塊提供的最高頻率時(shí)鐘，CPU、所有直接掛接在CPU總線(xiàn)上的存儲(chǔ)器及外設(shè)都使用該時(shí)鐘信號(hào)，外部存儲(chǔ)器接口也使用這個(gè)時(shí)鐘。片內(nèi)所有其他的時(shí)鐘信號(hào)都是由CPUCLK經(jīng)過(guò)分

70、頻以后得到的。</p><p>　?。?） SYSCLK（系統(tǒng)時(shí)鐘）。這個(gè)時(shí)鐘的頻率為CPUCLK的1/2或1/4。所有連至外設(shè)總線(xiàn)的片內(nèi)外設(shè)都使用這個(gè)時(shí)鐘信號(hào)。</p><p>　?。?） ACLK（模擬時(shí)鐘）。該時(shí)鐘用于模擬模塊，如果使用推薦頻率范圍內(nèi)的輸入信號(hào)、CLCR1寄存器的CKINF位3—0被正確編碼，且CPUCLK的頻率為偶數(shù)MHZ，則該時(shí)鐘具有1.0MHZ±10%

71、的額定頻率。</p><p>　　（4） WDCLK看門(mén)狗時(shí)鐘。這是一個(gè)用于看門(mén)狗定時(shí)器/實(shí)時(shí)中斷模塊的低頻率時(shí)鐘，其額定頻率為16KHZ。</p><p>　　PLL時(shí)鐘模塊的內(nèi)部包括所有必需的控制寄存器，這些寄存器被映射至片內(nèi)局部數(shù)據(jù)存儲(chǔ)器的相關(guān)地址單元；它也包含了低功耗模式時(shí)哪個(gè)時(shí)鐘信號(hào)被關(guān)閉；還包含決定當(dāng)CPU進(jìn)入空閑模式時(shí)哪個(gè)時(shí)鐘被關(guān)閉的低功耗方式控制位。</p>

72、<p>　　為了實(shí)現(xiàn)外部時(shí)鐘信號(hào)的輸入，PLL時(shí)鐘信號(hào)的輸入，PLL時(shí)鐘模塊具有3個(gè)與之相關(guān)的引腳，它們分別是：</p><p>　?。?）OSCBYP。該震蕩器旁路引腳用來(lái)選擇片內(nèi)震蕩器電路是否被旁路。如果X24X使用外部時(shí)鐘輸入信號(hào)，則該引腳被拉低（0V），旁路片內(nèi)震蕩器電路；如果X24X使用外部基準(zhǔn)晶體與片內(nèi)震蕩器電路共同產(chǎn)生時(shí)鐘輸入信號(hào)，則該引腳應(yīng)被拉高。而在這次的設(shè)計(jì)中，選用的是外接晶體震蕩器

73、，而不是片內(nèi)震蕩器，所以該引腳在這次設(shè)計(jì)中被接地。</p><p>　?。?）XTAL1/CLKIN。當(dāng)使用片內(nèi)震蕩器電路時(shí)，該震蕩器輸入引腳一般與一個(gè)4、6或8MHZ的外部基準(zhǔn)晶體相連；否則，它用做一個(gè)外部時(shí)鐘輸入引腳。這次設(shè)計(jì)中該引腳被用做一個(gè)外部時(shí)鐘輸入引腳。</p><p>　?。?）XTAL2.當(dāng)使用片內(nèi)震蕩器時(shí)，該震蕩器輸出引腳一般與片外的4、6或8MHZ基準(zhǔn)晶體的另一端相連，

74、否則它保持懸空。由于這次設(shè)計(jì)選用的是片外晶體震蕩器，所以該引腳被懸空。而選用的晶體震蕩器是18324M，它是20M的。</p><p>　　由于PLL時(shí)鐘模塊是一個(gè)8位外設(shè)，因此，控制寄存器都是8位的，當(dāng)訪(fǎng)問(wèn)與這些寄存器對(duì)應(yīng)的數(shù)據(jù)存儲(chǔ)器地址單元時(shí)，總是低8位有效。</p><p>　　看門(mén)狗/實(shí)時(shí)中斷模塊用來(lái)監(jiān)控系統(tǒng)和硬件的操作，它可以 按照自己設(shè)定的時(shí)間間隔產(chǎn)生中斷。如果軟件的執(zhí)行進(jìn)入了

75、一個(gè)不正確的循環(huán)后者CPU的進(jìn)行出現(xiàn)異常時(shí)，看門(mén)狗計(jì)數(shù)器就產(chǎn)生數(shù)據(jù)益處，從而實(shí)現(xiàn)系統(tǒng)復(fù)位，使系統(tǒng)進(jìn)入預(yù)定義狀態(tài)。</p><p>　　系統(tǒng)中的絕大多數(shù)異常狀況都能通過(guò)看門(mén)狗的操作進(jìn)行清除。因此這個(gè)片上外設(shè)模塊保證了系統(tǒng)運(yùn)行的可靠性和完整性。</p><p>　　與其他模塊一樣，看門(mén)狗/實(shí)時(shí)中斷模塊直接掛在X24X片內(nèi)的16位外設(shè)總線(xiàn)上，由于它是一個(gè)8個(gè)外設(shè)，因此，在對(duì)該模塊內(nèi)部的寄存器進(jìn)行

76、讀寫(xiě)訪(fǎng)問(wèn)時(shí)，外設(shè)總線(xiàn)的15—8位是沒(méi)有意義的。</p><p>　　在這次的設(shè)計(jì)中為了系統(tǒng)開(kāi)發(fā) 或調(diào)試等目的，需要禁止WD定時(shí)器的運(yùn)行。此時(shí)在器件復(fù)位期間給Vccp引腳施加5V電壓，同時(shí)設(shè)置WD控制寄存器（WDCR）中的WDDIS位為1，可以禁止WD定時(shí)器的運(yùn)行。</p><p>　　WD控制寄存器WDCR的各位為</p><p>　　因此WD控制寄存器WDCR的控

77、制字為01000000。</p><p>　　以下是關(guān)于晶體震蕩器的一些介紹：</p><p>　　微波頻率源是所有微波系統(tǒng)（如雷達(dá)、通訊、導(dǎo)航等）的基本微波能源。主要包括固定頻率振蕩器（點(diǎn)頻振蕩源）和微波頻率合成器兩類(lèi)產(chǎn)品。固定頻率振蕩器采用鎖相環(huán)技術(shù)來(lái)獲得高穩(wěn)定度、低相位噪聲的輸出信號(hào)，在通訊系統(tǒng)和雷達(dá)系統(tǒng)中作為本機(jī)振蕩器得到最廣泛的應(yīng)用，其中包括VCO鎖相點(diǎn)頻源、DRO鎖相點(diǎn)頻源等。

78、 石英晶體震蕩器是一種高穩(wěn)定的頻率源，但是它們只能工作于幾百兆赫范圍內(nèi)。在微波頻率，穩(wěn)定的頻率源通常用石英晶體振蕩器經(jīng)N次倍頻來(lái)實(shí)現(xiàn)。介質(zhì)振蕩器（DRO）由于其Q值高，尺寸小以及在微波集成電路中的良好集成能力，可直接用作確定頻率的元件，以提供一種小巧、精致而不昂貴的結(jié)構(gòu)來(lái)實(shí)現(xiàn)高穩(wěn)定度，從而已被較多地用來(lái)實(shí)現(xiàn)低噪聲和溫度穩(wěn)定的固定頻率振蕩器。</p><p>　　晶體震蕩是大家都知道的穩(wěn)定度極高的信號(hào)源，

79、但是事物總有他的兩面性，穩(wěn)定的信號(hào)源就意味著我們很難對(duì)他進(jìn)行大頻偏的頻率調(diào)制，同時(shí)由于晶體只能作成一種標(biāo)準(zhǔn)的頻率，并不能想LC震蕩器那樣輕松的任意改變頻率。</p><p>　　2.2.6 復(fù)位電路設(shè)計(jì)</p><p>　　設(shè)計(jì)采用了復(fù)位電路，TMS320F240芯片的引腳/RS是復(fù)位輸入信號(hào)，當(dāng)該引腳電平為低時(shí)使芯片復(fù)位。在設(shè)計(jì)復(fù)位電路時(shí)，一般應(yīng)從兩種復(fù)位的需要去考慮，一個(gè)是上電復(fù)位；另

80、一個(gè)是工作中的復(fù)位。在系統(tǒng)剛接通電源時(shí)，復(fù)位電路應(yīng)處于低電平以使系統(tǒng)從一個(gè)初始狀態(tài)開(kāi)始工作：這段低電平時(shí)間應(yīng)該大于系統(tǒng)的晶體振蕩器起振時(shí)間，以便避開(kāi)振蕩器起振時(shí)的非線(xiàn)性特性對(duì)整個(gè)系統(tǒng)的影響：通常，共振需要100—200ms的穩(wěn)定時(shí)間，則上電復(fù)位時(shí)間應(yīng)該大于200ms：工作中復(fù)位則要求復(fù)位的低電平至少保持6個(gè)時(shí)鐘周期，以使芯片的初始化能夠正確的完成。</p><p>　　RC復(fù)位電路成本較低，一般情況下能夠保證系統(tǒng)

81、正常復(fù)位。但其功耗較大，</p><p>　　可靠性差；當(dāng)電源出現(xiàn)瞬態(tài)降落時(shí)．由于RC的響應(yīng)速度較慢，無(wú)法產(chǎn)生符合要</p><p>　　求的復(fù)位脈沖。另外電阻、電容受工作環(huán)境特別是溫度的影響較大，會(huì)結(jié)復(fù)位門(mén)限值的設(shè)計(jì)帶來(lái)困難。由于DSP系統(tǒng)的時(shí)鐘頻率較高，在運(yùn)行中極易產(chǎn)生干擾和被干擾，甚至出現(xiàn)掉電和死機(jī)現(xiàn)象，因此在C20X應(yīng)用系統(tǒng)中一般都不采用這種RC復(fù)位電路，而使用性能全、價(jià)格低、可靠

82、性高的集成自動(dòng)復(fù)仿電路。</p><p>　　圖2.7 上電復(fù)位電路圖</p><p>　　2.2.7 數(shù)字I/O接口</p><p>　　數(shù)字I/O端口模塊為控制專(zhuān)用I/O引腳和一些復(fù)用引腳的功能提供了一種靈活的方式。數(shù)字I/O是微處理器和外部設(shè)備聯(lián)系的接口，DSP芯片的I/O引腳大多數(shù)與其他功能模塊引腳共享。即可以作為普通的I/O引腳也可以做為其他功能引腳。通

83、過(guò)編程DSP內(nèi)部的數(shù)字I/O模塊的多個(gè)控制寄存器可以指定這些共享引腳是I/O還是功能引腳。當(dāng)引腳為I/O時(shí)，I/O模塊的控制寄存器數(shù)字方向位可以確定I/O方向及保存讀寫(xiě)數(shù)據(jù)。</p><p>　　F240共有28個(gè)I/O共腳，這些引腳可以被分為兩組：</p><p>　?。?）專(zhuān)門(mén)I/O端口，A、B、C的數(shù)字I/O與其他基本功能共享引腳，該組引腳有20個(gè)，數(shù)字I/O端口可分為IOPA0-3

84、、IOPB0-7、IOPC0-7。</p><p>　?。?）模塊具有內(nèi)置I/O功能。比如SPI、SCI、外部中斷和PLL等功能引腳，同時(shí)也可以編程用做I/O引腳，該組引腳共有8個(gè)。</p><p>　　每個(gè)引腳有多個(gè)位來(lái)定義其操作[8]。</p><p>　　MAX控制位：該位確定引腳是I/O（0）還是功能引腳（1）。</p><p>　　

85、I/O方向位：當(dāng)引腳由MAX確定為I/O引腳時(shí)，該位確定引腳是輸入（0）或輸出（1）。</p><p>　　I/O數(shù)據(jù)位：當(dāng)引腳I/O且方向?yàn)檩斎霑r(shí)，從該位讀取數(shù)據(jù)；若為輸出引腳，可將數(shù)據(jù)寫(xiě)向該位。</p><p>　　2.3 前向通道 A/D</p><p>　　在前向通道中，接受板的信號(hào)通過(guò)6個(gè)LM324的數(shù)據(jù)采集器傳輸進(jìn)入八位模擬開(kāi)關(guān)CD4051，由CD40

86、51選通6組信號(hào)中的其中一組進(jìn)入DSP，DSP集成的A/D轉(zhuǎn)換器將信號(hào)轉(zhuǎn)換進(jìn)主控制器。</p><p>　　圖2.8 前向通道</p><p>　　2.3.1信號(hào)處理模塊</p><p>　　運(yùn)放電路 LM324</p><p>　　LM324是四運(yùn)放集成電路，它采用14腳雙列直插塑料封裝，外形如圖所示。由經(jīng)內(nèi)部頻率補(bǔ)償?shù)?個(gè)獨(dú)立的高增益

87、運(yùn)算放大器組成。用一臺(tái)寬電壓范圍的電源工作，四組運(yùn)放相互獨(dú)立。每一組運(yùn)算放大器可用圖1所示的符號(hào)來(lái)表示，它有5個(gè)引出腳，其中“+”、“-”為兩個(gè)信號(hào)輸入端，“V+”、“V-”為正、負(fù)電源端，“Vo”為輸出端。兩個(gè)信號(hào)輸入端中，Vi-（-）為反相輸入端，表示運(yùn)放輸出端Vo的信號(hào)與該輸入端的相位相反；Vi+（+）為同相輸入端，表示運(yùn)放輸出端Vo的信號(hào)與該輸入端的相位相同。LM324的引腳排列見(jiàn)圖。 </p><p>

88、　　圖2.9 LM324原理圖 圖2.10 LM324引腳圖 </p><p>　　信號(hào)采集模塊部分用到了7個(gè)運(yùn)算發(fā)大器，這里使用的運(yùn)算發(fā)大器即上位提到的LM324。其中一個(gè)是用于電源信號(hào)采集，其他六個(gè)是用于6路信號(hào)的采集。</p><p><b>　　原理簡(jiǎn)介：</b></p><p>　　由于DSP中AD模

89、塊的電壓要求在0—5V之間，所以要把其24V電壓轉(zhuǎn)化到0—5V之間，在第一個(gè)運(yùn)算放大器中選用的反饋電阻為10K，輸入電阻為60K，這樣得到的運(yùn)算的放大倍數(shù)為10K/60K=1/6，因此電壓就變?yōu)?/6*24V=4V。</p><p>　　圖2.11 信號(hào)放大電路</p><p>　　2.3.2 CD4051 </p><p>　　CD4051是單八通道模擬多路調(diào)

90、制器。 A, B,和C口控制并且禁止輸入。 三個(gè)二進(jìn)制信號(hào)選擇8條通道是選通在"ON" 還是連接輸入到產(chǎn)品。</p><p>　　圖2.12 CD4051引腳圖 </p><p>　　本設(shè)計(jì)中的7路信號(hào)分別與CD4051 中8個(gè)抽頭的其中7個(gè)相連，通道選擇控制端C，B，A分別接TMS320F240上的IOPB0，IOPB1，IOPB2，由DSP來(lái)控制選通某

91、一路信號(hào)進(jìn)入控制器進(jìn)行檢測(cè)。</p><p>　　CD4051的選通邏輯圖如下：</p><p>　　圖2.13 CD4051邏輯圖</p><p>　　CD4051與6路運(yùn)放組成的信號(hào)處理模塊如圖 2.12</p><p>　　圖2.14 CD4051與運(yùn)放電路的連接圖</p><p>　　2.3.3 TMS32

92、0F240的ADC（模擬/數(shù)字轉(zhuǎn)換器）</p><p>　　F240 DSP系統(tǒng)中，片內(nèi)配置了兩個(gè)10位的模擬數(shù)字轉(zhuǎn)換器模塊（ADC）。并帶有內(nèi)部采樣保持電路。使用這個(gè)片內(nèi)轉(zhuǎn)換器，用戶(hù)不必要在片外擴(kuò)展同類(lèi)的器件,就可以方便的將系統(tǒng)中的電流、電壓等模擬信號(hào)輸入到片內(nèi)供CPU內(nèi)核進(jìn)行處理。</p><p>　　ADC是一個(gè)帶有內(nèi)部采樣/保持電路的10位串行電容轉(zhuǎn)換器，整個(gè)片內(nèi)模擬模塊包括兩個(gè)獨(dú)

93、立的帶有內(nèi)部采樣和保持電路的模擬數(shù)字轉(zhuǎn)化單元。兩個(gè)獨(dú)立的模擬數(shù)字轉(zhuǎn)換單元為X24X系列器件提供了若干個(gè)模擬輸入通道，例如，在F240器件上共有16個(gè)可用的模擬輸入通道，每個(gè)模擬數(shù)字轉(zhuǎn)換單元提供8個(gè)輸入通道。每個(gè)模擬數(shù)字轉(zhuǎn)換單元的最大轉(zhuǎn)換時(shí)間大約為6.6μS。模擬數(shù)字轉(zhuǎn)換模塊正常工作需要的基準(zhǔn)電壓有外部電源提供，小于或等于5V的直流基準(zhǔn)電壓可通過(guò)基準(zhǔn)電壓輸入引腳VREFHI和VREFLO得到；而引腳VREFHI和VREFLO必須分別連到5

94、V直流電源和模擬地上。</p><p>　　片內(nèi)ADC模塊具有以下特點(diǎn)：</p><p>　?。?）每個(gè)模擬數(shù)字轉(zhuǎn)換單元具有8個(gè)模擬輸入通道。</p><p>　?。?）可以同時(shí)使用兩個(gè)模擬數(shù)字轉(zhuǎn)換單元來(lái)進(jìn)行信號(hào)轉(zhuǎn)換</p><p>　?。?）每個(gè)模擬數(shù)字轉(zhuǎn)換單元可連續(xù)進(jìn)行轉(zhuǎn)換，也可以進(jìn)行單轉(zhuǎn)換</p><p>　　（

95、4）模擬數(shù)字轉(zhuǎn)換可通過(guò)用戶(hù)軟件、內(nèi)部信號(hào)（來(lái)自事件管理器模塊）或外部信號(hào)啟動(dòng)。</p><p>　?。?）基準(zhǔn)電壓VREFHI和VREFLO可設(shè)定。</p><p>　?。?）2級(jí)先入先出結(jié)果寄存器，用于保存模擬信號(hào)轉(zhuǎn)換后得到的數(shù)字值。</p><p>　?。?）2個(gè)用戶(hù)可編程的模擬數(shù)字轉(zhuǎn)換模塊控制寄存器。</p><p>　?。?）可編程的

96、時(shí)鐘預(yù)定標(biāo)選擇。</p><p>　?。?）可使用中斷后輪巡操作。</p><p>　　在這次設(shè)計(jì)中用到了ADC模塊中的ADCIN0/IOPA0，ADCIN1/IOPA1，ADCIN6，ADCIN9/INPA2，ADCIN15。其中ADCIN0/IOPA0，ADCIN1/IOPA1，ADCIN9/IOPA2，ADCSOC/IOPC0。都用于數(shù)字I/O端口，已經(jīng)在數(shù)字I/O端口中介紹了它們的

97、用處及如何連接，而ADCIN7，ADCIN15分別與兩個(gè)放大器相連接，在這次設(shè)計(jì)中供選用了三個(gè)運(yùn)算放大器，選用的是LM324型運(yùn)算放大器。它是四通用內(nèi)補(bǔ)償單電源運(yùn)算放大器，此系列放大器有四個(gè)獨(dú)立的內(nèi)部頻率補(bǔ)償高增益運(yùn)算放大器，可用于較寬電壓范圍的單電源環(huán)境工作，電源電流很小，而且同電源電壓無(wú)關(guān)，可用于換能放大器，直流增益單元及通常的運(yùn)算放大器電路。其主要特點(diǎn)為：共模輸入電壓范圍包括地電位；輸入偏置電流有溫度補(bǔ)償；不需要兩個(gè)供電電源；可以

98、采用單一+5V電源，同數(shù)字集成電路兼容；功耗小，可用電池供電；電源電壓范圍寬，單電源從+3V到+32V，雙電源從±1.5V到±16V；很小的電源電流，僅700μA，同電源電壓無(wú)關(guān)。</p><p>　　集成運(yùn)算放大器是廣泛應(yīng)用的一種模擬電路，在發(fā)展初期主要用于模擬數(shù)字運(yùn)算功能，目前運(yùn)算放大器的應(yīng)用已遠(yuǎn)遠(yuǎn)超出了數(shù)字運(yùn)算的范圍，而涉及電子學(xué)的各個(gè)方面。如信號(hào)處理、電源穩(wěn)壓、有源濾波、信號(hào)產(chǎn)生、模數(shù)

99、轉(zhuǎn)換和數(shù)模轉(zhuǎn)換等。</p><p><b>　　ADC引腳說(shuō)明：</b></p><p>　　ADC模塊有20個(gè)引腳可以與外部電路連接。其中ADCIN0—ADCIN15共16路模擬量輸入，V和V為模擬參考電壓輸入引腳。V和V為模擬電源引腳，引腳為ADCSOC外部啟動(dòng)ADC轉(zhuǎn)換引腳，它與IOPC0復(fù)用。ADCIN0—ADCIN7屬于第一個(gè)ADC，ADCIN8—ADCIN

100、15屬于第二個(gè)ADC，其中ADCIN0、ADCIN1、ADCIN8、ADCIN9四個(gè)引腳與數(shù)字I/O（IOPA0、1、2、3）多路復(fù)用，通過(guò)編程可設(shè)定這四個(gè)引腳為數(shù)字I/O引腳。這四個(gè)引腳的精度低于專(zhuān)用的模擬輸入引腳ADCIN2—ADCIN7、ADCIN10—ADCIN15。外部啟動(dòng)引腳ADCSOC也與I/O（IOPC0）多路復(fù)用。</p><p>　　連線(xiàn)時(shí)，要注意模擬電源與數(shù)字電源分開(kāi)，連至V和V的模擬引線(xiàn)，

101、應(yīng)該盡可能短，以使二者正確匹配，并且采用減噪技術(shù)確保轉(zhuǎn)換精度。</p><p>　　ADC操作模式具有以下功能：</p><p>　?。?） 可以同時(shí)采樣和轉(zhuǎn)換2路模擬輸入（每個(gè)ADC單元各一個(gè)）。</p><p>　　（2） 每個(gè)ADC都可以由軟件單獨(dú)或連續(xù)的采樣/保持和轉(zhuǎn)換操作。</p><p>　?。?） 兩個(gè)ADC可以由軟件指令、器件

102、ADCSOC引腳電平跳變、每個(gè)通用定時(shí)器的下溢、周期匹配和比較匹配事件和捕獲單元4來(lái)啟動(dòng)ADC操作。</p><p>　?。?）ADC控制寄存器的某些位是具有映象寄存器的雙級(jí)緩沖位，對(duì)這些位的寫(xiě)不影響正在進(jìn)行的轉(zhuǎn)換，因?yàn)樾聦?xiě)入的值是先進(jìn)入映象寄存器而不是直接進(jìn)入工作寄存器，當(dāng)前的轉(zhuǎn)換結(jié)束后，ADC會(huì)自動(dòng)地將映象寄存器的內(nèi)容載入工作寄存器，下一個(gè)轉(zhuǎn)換就由新的配置來(lái)決定。</p><p>　　

103、（5）轉(zhuǎn)換結(jié)束后，中斷標(biāo)志被置位。如果中斷未被屏蔽且使能，則將產(chǎn)生一個(gè)中斷請(qǐng)求。</p><p>　?。?） 如果第三次轉(zhuǎn)換完成時(shí)，CPU還沒(méi)有讀FIFO，那么第一次轉(zhuǎn)換的結(jié)果將會(huì)丟失。</p><p>　　根據(jù)以上所訴，給出如圖2.15的前向通道的連線(xiàn)圖</p><p>　　圖2.15 TMS320F240與CD4051硬件圖</p><p&g

104、t;<b>　　模擬信號(hào)采樣/轉(zhuǎn)換</b></p><p>　　每個(gè)ADC在一個(gè)A/D轉(zhuǎn)換預(yù)定標(biāo)時(shí)鐘周期內(nèi)完成輸入的采樣。在5個(gè)A/D轉(zhuǎn)換預(yù)定標(biāo)時(shí)鐘周期內(nèi)完成轉(zhuǎn)換，所以每個(gè)采樣/轉(zhuǎn)換需要6個(gè)ADC時(shí)鐘周期，ADC模塊的結(jié)構(gòu)要求采樣/轉(zhuǎn)換時(shí)間要大于6μS以保證正確轉(zhuǎn)換。因此，對(duì)所有系統(tǒng)時(shí)鐘頻率，都必須有6個(gè)ADC時(shí)鐘周期大于等于6μS，ADC提供了一個(gè)預(yù)定標(biāo)功能，保證無(wú)論DSP時(shí)鐘如何變化都可

105、以確保ADC保持最優(yōu)性能。這樣一來(lái)，通過(guò)選擇合適的預(yù)定標(biāo)值就可以滿(mǎn)足上述要求。</p><p>　　預(yù)定標(biāo)值由下式?jīng)Q定：SYSCLK時(shí)鐘周期TSYSCLK*預(yù)定標(biāo)值*6≥6μS</p><p>　　系統(tǒng)時(shí)鐘周期的取值及式（1）的關(guān)系確定預(yù)定標(biāo)值。</p><p>　　2.4 后向通道D/A </p><p>　　后向通道是指TMS320F

106、240對(duì)被控參數(shù)的輸出通道，包括D/A轉(zhuǎn)換以及運(yùn)放電路等。在后向通道中，TMS320F240所發(fā)出的信號(hào)， 在DAC8562接收之后將其轉(zhuǎn)換所發(fā)出的以主頻3.3K發(fā)出的一系列2V或4V的電平脈沖，運(yùn)放電路LM324對(duì)DAC8562所輸入的電平脈沖進(jìn)行放大完的信號(hào)再輸入接收板。</p><p>　　圖2.12 后向通道</p><p>　　2.4.1 D/A轉(zhuǎn)換器DAC8562<

107、/p><p>　　眾所周知，自然界產(chǎn)生的信號(hào)都是模擬信號(hào)（Analog signals），自然界能夠接收的也是模擬信號(hào)；而當(dāng)前人類(lèi)通信、計(jì)算所使用的是數(shù)字信號(hào)（Data signals）。將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)進(jìn)行處理就需要A/D轉(zhuǎn)換器，將數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)就需要D/A轉(zhuǎn)換器了。21世紀(jì)是信息的時(shí)代，A/D、D/A在信息收集和處理系統(tǒng)中起著非常關(guān)鍵的作用。</p><p>　　目前，在測(cè)

108、試和控制領(lǐng)域中，大量地使用了數(shù)據(jù)采集系統(tǒng)，而且位數(shù)更多、速度更快、精度更高的D/A轉(zhuǎn)換器件不斷出現(xiàn)。DAC8562是高速高精度12位數(shù)字／模擬轉(zhuǎn)換器芯片，由于DAC8562轉(zhuǎn)換器件的功耗特別低，而且其線(xiàn)性失真可低達(dá)0.012%，因此，該D/A轉(zhuǎn)換器芯片特別適合于精密模擬數(shù)據(jù)的獲得和控制。此外，由于DAC8562器件內(nèi)部帶有激光制作的精密晶片電阻和溫度補(bǔ)償電路以及NMOS開(kāi)關(guān)，因而可充分保證DAC8562具有12位的精度。還有一個(gè)重要特點(diǎn)

109、是：DAC8562的所有輸入均與COMS和ＴＴＬ電平兼容。</p><p>　　DAC8562的內(nèi)部結(jié)構(gòu)由邏輯控制器、DAC寄存器A和B、DAC A及DAC B組成。各引腳的功能如下：</p><p>　　圖2.13 DAC8562引腳圖</p><p>　　2.4.2 反相交流放大器 :</p><p>　　這個(gè)環(huán)節(jié)將DAC8562出來(lái)的

110、脈沖放大之后輸入給接受板，同樣地，必須得用到上文提到的LM324組的放大電路</p><p>　　電路見(jiàn)圖。此放大器可代替晶體管進(jìn)行交流放大，可用于擴(kuò)音機(jī)前置放大等。電路無(wú)需調(diào)試。放大器采用單電源供電，由R6、R7組成1/2V+偏置，放大器電壓放大倍數(shù)Av僅由外接電阻R4、R5決定：Av=-R5/R4。負(fù)號(hào)表示輸出信號(hào)與輸入信號(hào)相位相反。</p><p>　　圖2.14 反相交流放大器&

111、lt;/p><p>　　圖2.15 DAC8562 與反向交流放大器的連接圖</p><p><b>　　第三章 軟件設(shè)計(jì)</b></p><p><b>　　3.1 前言</b></p><p>　　軟件的設(shè)計(jì)是整個(gè)系統(tǒng)的靈魂，也是系統(tǒng)能夠?qū)崿F(xiàn)功能的基礎(chǔ)。程序設(shè)計(jì)的好壞，直接關(guān)系到整個(gè)系統(tǒng)的運(yùn)行。

112、本章主要介紹在一線(xiàn)制汽車(chē)控制器接收板檢測(cè)軟件設(shè)計(jì)部分。根據(jù)所使用開(kāi)發(fā)工具的不同，軟件設(shè)計(jì)可采用匯編語(yǔ)言、高級(jí)語(yǔ)言、（C語(yǔ)言）、混合語(yǔ)言（C語(yǔ)言和匯編語(yǔ)言）進(jìn)行編程。</p><p>　　使用高級(jí)語(yǔ)言C進(jìn)行軟件開(kāi)發(fā)，存在著生成的代碼效率不如匯編語(yǔ)言高的缺點(diǎn)。但是，隨著大容量存儲(chǔ)器和高性能DSP的發(fā)展，這已經(jīng)不是主要問(wèn)題?，F(xiàn)在的問(wèn)題是，誰(shuí)能更快、更好地進(jìn)行開(kāi)發(fā)？另外，使用匯編語(yǔ)言難以用文檔進(jìn)行管理，也無(wú)法對(duì)代碼加以保