畢業(yè)設計---基于dds9850的正弦波信號發(fā)生器的設計

1、<p>　　基于DDS9850的正弦波信號發(fā)生器的設計</p><p><b>　　摘 要</b></p><p>　　傳統(tǒng)的正弦波信號發(fā)生器大多是基于模擬電子技術設計制作的，這種信號源制作簡單，成本低廉，但是它的缺點也很多，比如不便于存儲，頻率穩(wěn)定度差，失真度高等。DDS是以全數(shù)字技術，從相位概念出發(fā)直接合成所需波形的一種新的合成原理。本設計采用DDS和

2、單片機技術相結合，以DDS芯片AD9850為核心設計了一種幅度、相位、頻率都可調節(jié)的正弦波信號發(fā)生器，它不僅能克服傳統(tǒng)的正弦波信號發(fā)生器的缺點，而且由模擬乘法器產(chǎn)生調幅電路、采用數(shù)字鍵控的方法實現(xiàn)二進制PSK、ASK信號，且頻帶較寬、頻率穩(wěn)定度高，波形良好。該信號發(fā)生器具有更強的市場競爭力，在跳頻技術、無線電通信技術方面具有比較廣闊的發(fā)展前景。</p><p>　　關鍵詞 信號發(fā)生器 DDS AD9850

3、 單片機</p><p>　　The design of sine wave signal generator based on DDS9850</p><p><b>　　ABSTRACT</b></p><p>　　Most of the traditional sine wave signal generator is designed

4、based on analog electronic technology, this is simple and low cost production source, but it has many shortcomings, such as it is not easy to store,its frequency stability is poor, high distortion and so on. DDS is a new

5、 synthetic principle which based on the all-digital technology, starting from the concept of phase direct synthesis of waveforms required.This design uses DDS and microcontroller technology, the AD9850 DDS chip to the<

6、;/p><p>　　KEY WORDS Signal Generator DDS AD9850 MCU</p><p><b>　　目 錄</b></p><p><b>　　中文摘要I</b></p><p><b>　　英文摘要II</b></p>

7、<p><b>　　1 概 述1</b></p><p><b>　　2 方案論證2</b></p><p>　　2.1 主控制器3</p><p>　　2.2 正弦信號產(chǎn)生3</p><p>　　2.3輸出電壓放大4</p><p>　　2.4 FM

8、調頻電路4</p><p>　　2.5 AM調幅電路5</p><p>　　2.6 產(chǎn)生二進制PSK、ASK信號5</p><p>　　3 詳細軟硬件設計7</p><p>　　4 硬件模塊設計8</p><p>　　4.1 SPCE061A簡介8</p><p>　　4.1.1 綜

9、述8</p><p>　　4.1.2 性能8</p><p>　　4.1.3 結構概覽9</p><p>　　4.1.4 芯片的引腳排列和說明10</p><p>　　4.2 正弦信號產(chǎn)生模塊14</p><p>　　4.2.1 AD9850芯片簡介14</p><p>　　4.2.

10、2 AD9850工作方式介紹15</p><p>　　4.2.3相位控制字的計算16</p><p>　　4.3 帶負載輸出18</p><p>　　4.3.1推挽放大器19</p><p>　　4.4正弦調制信號的產(chǎn)生20</p><p>　　4.5 AM調幅信號的產(chǎn)生21</p><

11、p>　　4.6 ASK、PSK的產(chǎn)生22</p><p>　　4.6.1 ASK: 幅移鍵控ASK (Amplitude Shift Keying)22</p><p>　　4.6.2 PSK：數(shù)字相位調制（phase shift keying）23</p><p>　　4.6 LCD顯示器26</p><p>　　4.6.1

12、概述27</p><p>　　4.6.2 基本特性27</p><p>　　4.6.3 模塊接口說明28</p><p>　　4.6.4 控制器接口信號說明29</p><p><b>　　5 軟件設計31</b></p><p><b>　　6 測試說明32</b&g

13、t;</p><p><b>　　致 謝33</b></p><p><b>　　參考文獻34</b></p><p><b>　　附 錄35</b></p><p><b>　　1 概 述</b></p><p>

14、;　　信號源作為一種信號產(chǎn)生的裝置已經(jīng)越來越受到人們的重視，它可以根據(jù)用戶的要求，產(chǎn)生自己需要的波形，具有重復性好，實時性強等優(yōu)點，已經(jīng)逐步取代了傳統(tǒng)的函數(shù)發(fā)生器。當今高性能的信號源均通過頻率合成技術來實現(xiàn)，隨著計算機、數(shù)字集成電路和微電子技術的發(fā)展，頻率合成技術有了新的突破—直接數(shù)字頻率合成技術DDS(Direct Digital Synthesis)，他是將先進的數(shù)字信號處理理論與方法導入到信號合成領域的一項新技術，它的出現(xiàn)為進一步

15、提高信號的頻率穩(wěn)定度提供了新的解決方法。同時，隨著微電子技術的迅速發(fā)展，尤其是單片機技術的發(fā)展，智能儀器也有了新的進展，功能更加完善，性能也更加可靠，智能程度也不斷提高。本課題的目的就是依據(jù)DDS原理設計開發(fā)出一個能產(chǎn)生正弦波，且能產(chǎn)生幅度調制（AM）信號電路，產(chǎn)生模擬調制（FM）信號電路，產(chǎn)生二進制PSK，ASK信號電路[1]。</p><p>　　DDS(Direct Digital Synthesis) 的

16、概念首先由美國學者J . Tierncy ,C. M. Rader和B. Gold提出,它以全數(shù)字技術，從相位概念出發(fā)直接合成所需波形的一種新的合成原理。限于當時的技術和器件產(chǎn)，它的性能指標尚不能與已有的技術相比，故未受到重視。近一年間，隨著微電子技術的迅速發(fā)展，直接數(shù)字頻率合成器（Direct Digital Frequency Synthesis 簡稱DDS 或DDFS）得到了飛速的發(fā)展，它以有別于其它頻率合成方法的優(yōu)越性能和特點成

17、為現(xiàn)代頻率合成技術中的佼佼者。具體體現(xiàn)在相對帶寬寬、頻率轉換時間短、頻率分辨率高、輸出相位連續(xù)、可產(chǎn)生寬帶正交信號及其他多種調制信號、可編程和全數(shù)字化、控制靈活方便等方面，并具有極高的性價比。</p><p>　　近幾年超高速數(shù)字電路的發(fā)展以及對DDS的深入研究，DDS的最高工作頻率以及噪聲性能已接近并達到鎖相頻率合成器相當?shù)乃?。隨著這種頻率合成技術的發(fā)展，其已廣泛應用于通訊、導航、雷達、遙控遙測、電子對抗以及

18、現(xiàn)代化的儀器儀表工業(yè)等領域。</p><p>　　隨著微電子技術的飛速發(fā)展，目前高超性能優(yōu)良的DDS 產(chǎn)品不斷推出，主要有Qualcomm、AD、Sciteg 和Stanford 等公司單片電路（monolithic）。Qualcomm公司推出了DDS 系列Q2220、Q2230、Q2334、Q2240、Q2368，其中Q2368 的時鐘頻率為130MHz，分辨率為0.03Hz，雜散控制為-76dB，變頻時間為0

19、.1μs;美國AD 公司也相繼推出了他們的DDS 系列：AD9850、AD9851、可以實現(xiàn)線性調頻的AD9852、兩路正交輸出的AD9854以及以DDS為核心的QPSK調制器AD9853、數(shù)字上變頻器AD9856 和AD9857。AD公司的DDS系列產(chǎn)品以其較高的性能價格比，目前取得了極為廣泛的應用。 </p><p>　　本系統(tǒng)設計一個正弦信號發(fā)生器，使用凌陽公司的16位單片機SPCE061A作為中央控制器，

20、結合DDS芯片AD9850，產(chǎn)生0～10MHz頻率可調的正弦信號,正弦信號頻率設定值可斷電保存；使用寬頻放大技術，在50Ω負載電阻上使1K～10MHz范圍內的正弦信號輸出電壓幅度=6V±1V；產(chǎn)生載波頻率可設定的FM和AM信號；調制信號為1KHz的正弦波，調制信號的產(chǎn)生采用DDS技術，由CPLD和Flash ROM加上DAC進行直接數(shù)字合成；二進制基帶序列碼由CPLD產(chǎn)生，在100KHz固定載波頻率下進行數(shù)字鍵控，產(chǎn)生ASK，

21、PSK信號。系統(tǒng)采用全中文菜單操作方式，操作簡單，快捷，且系統(tǒng)的精度和穩(wěn)定性高[2]。</p><p><b>　　2 方案論證 </b></p><p>　　根據(jù)題目要求，本系統(tǒng)主要由主控制器模塊、正弦信號發(fā)生模塊、輸出電壓放大模塊、FM調頻電路模塊、AM調幅電路模塊和人機界面模塊構成。如圖 2-1。</p><p>　　圖2-1 系統(tǒng)模

22、塊框圖</p><p>　　2.1 主控制器 </p><p>　　方案一：采用通用的51單片機AT89S52作為主控制器，完成數(shù)據(jù)處理，DDS的頻率輸出控制，鍵盤的掃描及液晶顯示器的顯示控制等。由于51單片機內部的RAM和ROM都比較小，考慮到實現(xiàn)本系統(tǒng)需要大量的數(shù)據(jù)處理及液晶顯示需占用大量的ROM資源等，用51單片機實現(xiàn)本系統(tǒng)就需外擴RAM和ROM，實現(xiàn)起來比較麻煩。而且本系統(tǒng)需要用

23、A/D轉換器采樣調制信號實現(xiàn)調頻信號的輸出，使用51單片機就需外擴一片A/D轉換芯片，實現(xiàn)也比較麻煩。而且基于整個系統(tǒng)的速度要求，51單片機也不能滿足要求。 </p><p>　　方案二：采用凌陽公司的16位單片機SPCE061A作為主控制器。由于SPCE061A內置有2K字的SRAM和32K字的內存FLASH，能滿足本系統(tǒng)數(shù)據(jù)處理及液晶顯示所需數(shù)據(jù)的存儲要求CPU時鐘頻率高達49.152MHz，能滿足速度要求；

24、集成有7通道10位電壓模數(shù)轉換器ADC，可以滿足系統(tǒng)采樣調制信號的要求；一片凌陽SPCE061A單片機就可以完成整個系統(tǒng)的主要功能，基本不需要擴展其他器件，不僅體積小而且可靠性高。而且凌陽單片機具有C語言風格的匯編語言，有與標準C兼容的C語言，C語言函數(shù)可以與匯編函數(shù)互相調用，使其開發(fā)更加容易，實現(xiàn)整個系統(tǒng)更加簡單[3]。</p><p>　　基于此，本系統(tǒng)采用方案二，利用凌陽的16位單片機SPCE061A作為主

25、控制器。</p><p>　　2.2 正弦信號產(chǎn)生 </p><p>　　方案一：采用反饋型LC振蕩原理，選擇合適的電容、電感就能產(chǎn)生相應的正弦信號。此方案器件比較簡單，但是難以達到高精度的程控調節(jié)，而且穩(wěn)定度不高，故不采用。 </p><p>　　方案二：采用DDS技術的基本原理。DDS技術是基于 Nyquist采樣定理，將模擬信號進行采集，經(jīng)量化后存入存儲器中

26、（查找表），通過CPLD或者FPGA進行尋址查表輸出波形的數(shù)據(jù)，再經(jīng)D/A 轉換濾波即可恢復原波形。根據(jù) Nyquist 采樣定理知，要使信號能夠恢復，必須滿足采樣頻率大于被采樣信號最高頻率的2倍，否則將產(chǎn)生混疊，經(jīng)D/A 不能恢復原信號。此方案產(chǎn)生的波形比較穩(wěn)定，在高頻輸出時會產(chǎn)生失真，而且電路比較復雜，故不采用。 </p><p>　　方案三：直接采用DDS集成芯片。AD9850是AD公司生產(chǎn)的DDS芯片，帶

27、并行和串行加載方式，AD9850 內含可編程DDS系統(tǒng)和高速比較器,能實現(xiàn)全數(shù)字編程控制的頻率合成。 </p><p>　　由于DDS集成芯片能達到要求，而且節(jié)省硬件電路，程控調節(jié)能夠方便實現(xiàn)，本設計采用方案三，作為1K～10MHz正弦信號發(fā)生。</p><p>　　2.3 輸出電壓放大 </p><p>　　方案一：采用高頻三極管做功率放大。選擇恰當?shù)碾娮韬碗娙?/p>

28、來實現(xiàn)符合題目要求的放大倍數(shù)。但是使用三極管放大時，信號放大的穩(wěn)定性不高，很難滿足題目的要求。故不采用。 </p><p>　　方案二：采用寬頻運算放大器做前級電壓放大，AD8056可以達到300M的帶寬，而且頻率穩(wěn)定性好。在后級加上互補對稱的推挽式輸出電路做電流放大作用。 </p><p>　　所以在本設計中采用了方案二。</p><p>　　2.4 FM調頻電

29、路 </p><p>　　方案一：使用變容二極管直接調頻。變容二極管是根據(jù)PN結的結電容隨反向電壓改變而變化的原理設計的一種二極管。加反向偏壓時，變容二極管呈現(xiàn)一個較大的結電容。變容二極管要并接在產(chǎn)生中心頻率振蕩的選頻網(wǎng)絡的兩端，并加上調制信號，使中心頻率隨調制信號的幅值的改變而改變，從而達到調頻作用。但是本方案會使電路產(chǎn)生的頻偏不穩(wěn)定，容易產(chǎn)生中心頻率偏移。 </p><p>　　方案二

30、：采用鎖相環(huán)進行調制，采用鎖相環(huán)路調頻，能夠達到中心頻率高度穩(wěn)定的調頻信號。由于鎖相環(huán)能跟蹤并鎖定中心頻率。從而使中心頻率有足夠高的穩(wěn)定度。而調制信號就加在VCO（壓控振蕩器）的輸入端，從而使中心頻率隨調制信號的幅值的改變而改變。如圖2-2。本方案比較直觀，而且中心頻率和頻偏都比較準確，但是電路復雜，故不采用。</p><p>　　圖2-2 鎖相環(huán)框圖</p><p>　　方案三：凌陽的

31、單片機芯片SPCE061A內部集成有10位ADC。可先將調制信號離散化，當采集完一個周期（1ms）的數(shù)據(jù)后，計算出每相鄰兩個抽樣點的偏移量，這樣就可以根據(jù)偏移量控制改變DDS的輸出頻率，從而達到調頻效果，而且硬件設計簡單[4]。 </p><p><b>　　本設計使用方案三。</b></p><p>　　2.5 AM調幅電路 </p><p&g

32、t;　　方案一：采用單二極管開關狀態(tài)調幅電路,使二極管近似處于一種理想的開關狀態(tài)下,在兩個不同頻率電壓作用下進行頻率交換。 </p><p>　　方案二：采用二極管平衡調幅電路,它是利用二極管的開關狀態(tài)和平衡抵消的措施,經(jīng)調幅后通過帶通濾波器就可以得到調幅信號。前面兩種方案電路實現(xiàn)比較復雜,而且由于采用分立元件，穩(wěn)定性比較差，調試困難。 </p><p>　　方案三：采用模擬乘法器調幅電路

33、，它是一種完成兩個模擬信號相乘作用的電路，起到頻率搬移的作用，若采用專門的模擬乘法器芯片，電路實現(xiàn)簡單，穩(wěn)定性比較好，功能實現(xiàn)容易，符合題目要求。 </p><p>　　基于此，本系統(tǒng)采用方案三，選用集成模擬乘法器MC1496實現(xiàn)AM的模擬調幅。</p><p>　　2.6 產(chǎn)生二進制PSK、ASK信號 </p><p>　　方案一：直接采用DDS實現(xiàn)ASK和PS

34、K，用程序直接控制DDS輸出二進制PSK和ASK信號，根據(jù)碼序列中的‘0’或‘1’直接控制DDS的相移，便可以實現(xiàn)PSK調制功能，而控制DDS開和關即可實現(xiàn)ASK調制。本方案直接用軟件來實現(xiàn)產(chǎn)生二進制ASK，PSK信號，基本不用硬件電路,比較方便,但經(jīng)過試驗,輸出的信號不穩(wěn)定。故不采用。 </p><p>　　方案二：采用數(shù)字鍵控的方法來實現(xiàn)，采用模擬開關，利用基帶信號控制模擬開關的選通或關閉來實現(xiàn)ASK調制。實

35、現(xiàn)PSK調制時，把100K的載波信號分接成兩路，其中一路接增益為-1的運放電路，將載波信號移相180°?！?’‘1’基帶序列碼由CPLD產(chǎn)生。本方案硬件設計也比較簡單,輸出的信號比較穩(wěn)定，各種指標符合題目要求。 </p><p>　　基于此本系統(tǒng)采用了方案二實現(xiàn)產(chǎn)生二進制PSK，ASK信號。</p><p>　　3 詳細軟硬件設計 </p><p>　　

36、根據(jù)上面的論證，本系統(tǒng)以凌陽的16位單片機SPCE061A為核心，配合DDS專用芯片AD9850，完成正弦信號的產(chǎn)生，并輔以各個功能模塊完成題目的設計要求。 </p><p>　　系統(tǒng)的總體框圖如圖 3-1，硬件連接圖如圖 3-2。</p><p>　　圖3-1 系統(tǒng)設計框圖</p><p>　　圖3-2 系統(tǒng)硬件連接圖</p><p>

37、<b>　　4 硬件模塊設計</b></p><p>　　4.1 SPCE061A簡介</p><p><b>　　4.1.1 綜述</b></p><p>　　SPCE061A是繼µ’nSP?系列產(chǎn)品SPCE500A等之后凌陽科技推出的又一款16位結構的微控制器。與SPCE500A不同的是，在存儲器資源方

38、面考慮到用戶的較少資源的需求以及便于程序調試等功能，SPCE061A里只內嵌32K字的閃存（FLASH）。較高的處理速度使µ’nSP?能夠非常容易地、快速地處理復雜的數(shù)字信號。因此，與SPCE500A相比，以µ’nSP?為核心的SPCE061A微控制器是適用于數(shù)字語音識別應用領域產(chǎn)品的一種最經(jīng)濟的選擇。</p><p><b>　　4.1.2 性能</b></p&

39、gt;<p>　　16位µ’nSP?微處理器；</p><p>　　工作電壓(CPU) VDD為2.4~3.6V (I/O) VDDH為2.4~5.5V</p><p>　　CPU時鐘：0.32MHz~49.152MHz ；</p><p>　　內置2K字SRAM；</p><p>　　內置32K FLASH；<

40、;/p><p><b>　　可編程音頻處理；</b></p><p><b>　　晶體振蕩器;</b></p><p>　　2個16位可編程定時器/計數(shù)器(可自動預置初始計數(shù)值)；</p><p>　　2個10位DAC(數(shù)-模轉換)輸出通道；</p><p>　　32位通用可編程

41、輸入/輸出端口；</p><p>　　14個中斷源可來自定時器A/B，時基，2個外部時鐘源輸入，鍵喚醒；</p><p>　　具備觸鍵喚醒的功能；</p><p>　　使用凌陽音頻編碼SACM_S240方式(2.4K位/秒)，能容納210秒的語音數(shù)據(jù)；</p><p>　　鎖相環(huán)PLL振蕩器提供系統(tǒng)時鐘信號；</p><p

42、>　　32768Hz實時時鐘；</p><p>　　7通道10位電壓模-數(shù)轉換器(ADC)和單通道聲音模-數(shù)轉換器；</p><p>　　聲音模-數(shù)轉換器輸入通道內置麥克風放大器和自動增益控制(AGC)功能；</p><p><b>　　具備串行設備接口；</b></p><p>　　具有低電壓復位(LVR)功能和

43、低電壓監(jiān)測(LVD)功能；</p><p>　　內置在線仿真電路ICE（In- Circuit Emulator）接口；</p><p><b>　　具有保密能力；</b></p><p><b>　　具有看門狗功能。</b></p><p>　　4.1.3 結構概覽</p><

44、;p>　　SPCE061A的結構如圖4-1所示：</p><p>　　圖4-1 SPCE016A的結構</p><p>　　4.1.4 芯片的引腳排列和說明</p><p>　　SPCE061A有兩種封裝片，一種為84個引腳，PLCC84封裝形式；它的排列如圖4-3；一種為80個引腳，LQFP80封裝。它的排列如圖4-4所示。</p><

45、;p>　　圖4-2 SPCE061A LQFP80封裝排列圖</p><p>　　圖4-3 SPCE061A PLCC84封裝排列圖</p><p>　　圖4-4 SPCE061A PLCC84實物圖</p><p>　　在PLCC84封裝中，有15個空余腳，用戶使用時這15個空余腳懸浮。在LQFP80封裝中有9個空余腳，用戶使用時這9個空余腳接地。此處

46、以LQFP80封裝管腳功能介紹[5]。</p><p>　　表4-1 SPCE061A引腳功能</p><p>　　4.2 正弦信號產(chǎn)生模塊 </p><p>　　正弦信號產(chǎn)生模塊的主要部分是AD9850。 </p><p>　　4.2.1 AD9850芯片簡介</p><p>　　AD9850 是AD 公司采用

47、先進的DDS 技術于1996 年推出的高集成度DDS頻率合成器，它內部包括可編程DDS系統(tǒng)、高性能DAC及高速比較器，能實現(xiàn)全數(shù)字編程控制的頻率合成器和時鐘發(fā)生器。接上精密時鐘源，AD9850 可產(chǎn)生一個頻譜純凈、頻率和相位都可編程控制的模擬正弦波輸出。此正弦波可直接用作頻率信號源或轉換成方波用作時鐘輸出[6]。</p><p>　　AD9850 采用先進的CMOS 工藝, 其功耗在3.3V 供電時僅為155mW

48、,溫度范圍為-40～85℃, 采用28 腳SSOP 表面封裝形式。其管腳功能如圖4-5所示。圖 4-6是一個完整的可編程DDS系統(tǒng),包含了AD9850的主要組成部分。AD9850內含可編程DDS系統(tǒng)和高速比較器,能實現(xiàn)全數(shù)字編程控制的頻率合成?？删幊藾DS系統(tǒng)的核心是相位累加器, 它由一個加法器和一個N位相位寄存器組成，N為32；每來一個外部參考時鐘,相位寄存器便以步長M遞加；相位寄存器的輸出與相位控制字相加后可輸入到正弦查詢表地址上；

49、正弦查詢表包含一個正弦波周期的數(shù)字幅度信息, 每一個地址對應正弦波中 0°～360°范圍的一個相位點；查詢表把輸入地址的相位信息映射成正弦波幅度信號, 然后驅動DAC 以輸出模擬量[7]。</p><p>　　圖4-5 AD9850芯片管腳功能圖</p><p>　　圖4-6 AD9850組成框圖</p><p>　　相位寄存器每過2/M個外

50、部參考時鐘后返回到初始狀態(tài)一次, 相應地正弦查詢表每經(jīng)過一個循環(huán)也回到初始位置, 從而使整個DDS系統(tǒng)輸出一個正弦波。輸出的正弦波周期= 2/M，頻率= Mfc/2 ，、分別為外部參考時鐘的周期和頻率。AD9850采用32位的相位累加器將信號截斷成14 位輸入到正弦查詢表,查詢表的輸出再被截斷成10 位后輸入到DAC， DAC輸出兩個互補的電流。DAC滿量程輸出電流通過一個外接電阻RSET調節(jié), 調節(jié)關系為= 32(1.248V/ RS

51、ET) , RSET的典型值是3.9kΩ。AD9850在接上精密時鐘源和寫入頻率相位控制字之后就可產(chǎn)生一個頻率和相位都可編程控制的模擬正弦波輸出, 此正弦波可直接用作頻率信號源或經(jīng)內部的高速比較器轉換為方波輸出。在125MHz 的時鐘下, 32位的頻率控制字可使AD9850 的輸出頻率分辨率達0.0291Hz[8]。</p><p>　　4.2.2 AD9850工作方式介紹</p><p&g

52、t;　　AD9850 的控制字有40 位,其中32 位是頻率控制位,5 位是相位控制位,1 位是電源休眠控制位,2 位是工作方式選擇控制位。在應用中,工作方式選擇位設為00 ,因為01 ,10 ,11 已經(jīng)預留作為工廠測試用。相位控制位按增量180°,90°,45°,22. 5°,11. 25°或這些組合來調整。頻率控制位可通過下式計算得到[9]:</p><p>

53、;　　= (×W) / 2 （4-1）</p><p>　　其中: 要輸出的頻率值; 為參考時鐘頻率;W 為相應的十進制頻率控制字, 然后轉換為十六進制即可。</p><p>　　4.2.3 相位控制字的計算</p><p>　　AD9850中有5 bit用于相位控制。因此，相位控制的精度為360°/2=11.25&

54、#176;，用二進制表示為00001，根據(jù)實際需要，設置不同的相位控制字就可以實現(xiàn)精確的相位控制。表4-2給出了相移與相位控制字之間的對應關系。</p><p>　　表4-2 相移與相位控制字之間的關系</p><p>　　相移/（°） 相位控制字</p><p>　　0

55、 00000</p><p>　　22.5 00010</p><p>　　45.0 00100</p><p>　　67.5 00110</p><

56、;p>　　90.0 01000</p><p>　　112.5 01010</p><p>　　135.0 01100</p><p>　　157.5

57、 01110</p><p>　　180.0 10000</p><p>　　202.5 10010</p><p>　　225.0 10100</p>&l

58、t;p>　　247.5 10110</p><p>　　270.0 11000</p><p>　　292.5 11010</p><p>　　315.0

59、 11100</p><p>　　337.5 11110</p><p>　　AD9850 有串行和并行兩種控制命令字寫入方式。圖4-7是控制字并行輸入的時序圖。并行輸入方式下，在W_CLK的上升沿裝入8位數(shù)據(jù)，并把指針指向下一個輸入寄存器，連續(xù)5個W_CLK上升沿后，W_CLK的邊沿不再起作用，直到復位信號

60、或FQ_UD上升沿把地址指針復位到第一個寄存器。在FQ_UD的上升沿把40位數(shù)據(jù)從輸入寄存器裝入到頻率/相位數(shù)據(jù)寄存器(更新DDS輸出頻率和相位)。串行輸入方式下，在W_CLK的上升沿把一位數(shù)據(jù)串行移入，當移動40位后，F(xiàn)Q_UD的上升沿即可更新輸出頻率和相位。但是要注意的是,此時數(shù)據(jù)輸入端的三個管腳不可懸空,其中D0 ,D1 腳接高電平,D2 腳要接地。圖4-8是相應的控制字串行輸入的控制時序圖[10]。</p><

61、;p>　　圖4-7 控制字并行輸入的時序圖</p><p>　　圖4-8 控制字串行輸入的時序圖</p><p>　　圖4-9 AD9850結構</p><p>　　因為要考慮到FM調頻，本系統(tǒng)使AD9850工作于并行方式接線，以提高頻率的切換速度。從而達到調制1K正弦波的要求。參考時鐘使用42M晶振，設計低通濾波器時，就要去掉42M的高頻干擾。DDS輸

62、出的帶寬比較高，低通濾波器要采用LC做成7階切貝雪夫低通濾波。其連接圖如圖 4-10[11]。</p><p>　　圖4-10 AD9850 連接圖</p><p>　　而且，應在電路中使用一個截止頻率為10MHz 的7 階切比雪夫濾波器, 其電路圖如圖 4-11所示。在濾波器的設計過程中,能否準確實現(xiàn)高Q值的電感,直接影響著濾波器的最終性能[12]。</p><p&

63、gt;　　圖4-11 切貝雪夫低通濾波器</p><p>　　4.3 帶負載輸出 </p><p>　　要達到6V±1V的帶負載輸出，我們先使用寬頻運放AD8056做前級放大，為了達到合適的電壓增益，我們使用了兩級放大切換，改變放大的級數(shù)以便適應增益要求，如圖4-12；經(jīng)運放輸出的電壓電流較弱，帶負載能力不強，所以要在運放的后級加上一級推挽輸出，提高輸出電流。如圖 4-13所

64、示：在推挽輸出端接上了50Ω電阻，輸出幅度能達到題目的要求。</p><p>　　圖4-12 放大電路</p><p>　　4.3.1 推挽放大器</p><p>　　在功率放大器電路中大量采用推挽放大器電路，這種電路中用兩只三極管構成一級放大器電路，兩只三極管分別放大輸入信號的正半周和負半周，即用一只三極管放大信號的正半周，用另一只三極管放大信號的負半周，兩只

65、三極管輸出的半周信號在放大器負載上合并后得到一個完整周期的輸出信號。 </p><p>　　推挽放大器電路中，一只三極管工作在導通、放大狀態(tài)時，另一只三極管處于截止狀態(tài)，當輸入信號變化到另一個半周后，原先導通、放大的三極管進入截止，而原先截止的三極管進入導通、放大狀態(tài)，兩只三極管在不斷地交替導通放大和截止變化，所以稱為推挽放大器。</p><p>　　圖4-12 推挽輸出</p&g

66、t;<p>　　4.4 正弦調制信號的產(chǎn)生 </p><p>　　1K正弦調制信號的產(chǎn)生采用DDS技術。 DDS技術采用全數(shù)字技術實現(xiàn)頻率合成，和其它一般的頻率合成技術相比，有一些突出的優(yōu)點和獨特的性能：DDS 在相對帶寬、頻率轉換時間、頻率分辨率、相位連續(xù)性、正交輸出以及集成化等一系列性能指標方面遠遠超過了傳統(tǒng)頻率合成技術所能達到的水平，為本系統(tǒng)實現(xiàn)AM，F(xiàn)M調制提供了穩(wěn)定的正弦調制信號。DDS

67、的實現(xiàn)原理如圖4-13[13]：</p><p>　　圖4-13 DDS技術的實現(xiàn)</p><p>　　DDS 技術的實現(xiàn)依賴于高速、高性能的數(shù)字器件?？删幊踢壿嬈骷云渌俣雀摺⒁?guī)模大、可編程，以及有強大EDA 軟件支持等特性，十分適合實現(xiàn)頻率的合成。 </p><p>　　由于本系統(tǒng)要求產(chǎn)生1KHz的正弦調制信號,失真度要求要小,而且穩(wěn)定性要好,DDS 的失真度

68、除受D/A 轉換器本身的噪聲影響外，還與存儲深度M和D/A 字長有密切關系，設q 為均勻量化間隔，其失真度近似數(shù)學關系為: </p><p>　　=*100% (4-2)</p><p>　　本系統(tǒng)的量化級為256（8 位DAC），經(jīng)計算其失真度約為5.676%，可以滿足設計要求。 </p><p>　　系統(tǒng)采用Altera 公司的CPLD 器

69、件EPM7128，其最高工作頻率為120MHz，典型可用門5000 門。EPM7128SLC84-15是Altera公司推出的MAX7000S 系列的CPLD(Complex Programmable Logic Device)；采用CMOS EPROM工藝，傳輸延遲僅為5ns；內部具有豐富的資源--128個觸發(fā)器、2500個用戶可編程門；而且具有68個用戶可編程的IO口，為系統(tǒng)定義輸入、輸出和雙向口提供了極大的方便；為了比較適合混合電

70、壓系統(tǒng)，通過配置，輸入引腳可以兼容3.3V/5V邏輯電平，輸出可以配置為3.3V/5V邏輯電平輸出。EPM7128同時還提供了JTAG接口，可進行ISP編程，極大地方便了用戶。 </p><p>　　DDS設計電路產(chǎn)生的波形存在高次諧波，須進行低通濾波使波形平滑，為使通帶內的起伏最小，我們采用了巴特沃斯二階低通濾波器，如圖 4-14。巴特沃思二階低通濾波器的截止頻率為fc = 1/

71、 2πRC 。由于只需產(chǎn)生1KHz的正弦信號,本系統(tǒng)設計的濾波器的截至頻率為2KHz，選取C=1uf，經(jīng)計算取R=80Ω。 </p><p>　　圖4-14 二階巴特沃思濾波器</p><p>　　4.5 AM調幅信號的產(chǎn)生</p><p>　　調幅（AM）是指用調制信號f（t）去控制載波c（t）的振幅，使已調波的包絡按照f（t）的規(guī)律線性變化的過程，這種調制在

72、中短波廣播及通信中獲得廣泛應用。</p><p>　　假設調制信號為f（t），載波為</p><p>　　c（t）=cos（t+） (4-3)</p><p><b>　　則已調信號可以寫為</b></p><p>　　(t)=[ + f（t）]cost=m(t)cost

73、 (4-4)</p><p>　　式中：為未調載波的振幅，為載波頻率，為載波起始相位。</p><p>　　在AM 調幅中, 輸出已調信號的包絡與輸入調制信號成正比,基于此我們采用控制輸入調制信號的幅度來改變調制度ma, 使其可在10%～100%之間程控調節(jié)，步進量10%。</p><p>　　本系統(tǒng)中采用的是模擬乘法器 MC1496 來實現(xiàn)調制器的

74、設計, MC1496 中包含了由帶雙電流源的標準差動放大器驅動的四個高位放大器輸出集電極交叉耦合,產(chǎn)生了兩個輸入電壓的全波平衡調制乘積現(xiàn)象,也就是說輸出信號是一個常數(shù)乘以兩個輸入信號的乘積, 即為 = K。 </p><p>　　使用模擬乘法器比較容易實現(xiàn)調幅，調制質量高。電路如圖 4-15。</p><p>　　圖4-15 MC1496電路圖</p><p>　

75、　4.6 ASK、PSK的產(chǎn)生</p><p>　　4.6.1 ASK: 幅移鍵控ASK (Amplitude Shift Keying) 　　</p><p>　　ASK指的是振幅鍵控方式。這種調制方式是根據(jù)信號的不同，調節(jié)正弦波的</p><p>　　幅度[14]。 　　</p><p>　　幅度鍵控可以通過乘法器和開關電路來實現(xiàn)。載

76、波在數(shù)字信號1或0的控制下通或斷，在信號為1的狀態(tài)載波接通，此時傳輸信道上有載波出現(xiàn)；在信號為0的狀態(tài)下，載波被關閉，此時傳輸信道上無載波傳送。那么在接收端我們就可以根據(jù)載波的有無還原出數(shù)字信號的1和0。二進制幅度鍵控信號的頻帶寬度為二進制基帶信號寬度的兩倍。 ASK信號的表達式為：</p><p><b>　　(4-5)</b></p><p>　　幅移鍵控法(AS

77、K)的載波幅度是隨著調制信號而變化的， 其最簡單的形式是，載波在二進制調制信號控制下通斷，此時又可稱作開關鍵控法(OOK)。多電平MASK調制方式是一種比較高效的傳輸方式，但由于它的抗噪聲能力較差，尤其是抗衰落的能力不強，因而一般只適宜在恒參信道下采用。</p><p>　　4.6.2 PSK：數(shù)字相位調制（phase shift keying）</p><p>　　又稱相移鍵控，利用不

78、同的載波初始相位來表示數(shù)字信號的“0”和“1”，利用載波振蕩相位的變化來傳送數(shù)字信息，通常又把他們分為絕對相移（2PSK）和相對相移（2DPSK）兩種?？梢詫崿F(xiàn)用高頻載波對頻率較低的數(shù)字基帶信號的調制，使信號更適合在特定的信道中傳輸。</p><p>　　二進制相移鍵控是用二進制數(shù)字信號去控制載波的相位，使已調等幅、恒定載波的載波相位與待發(fā)數(shù)字信號相對應；只有兩種對應狀態(tài)，例如載波相位以0相與π相分別代表“1”（

79、傳號）和“0”（空號）。如果數(shù)字基帶信號g（t）是幅度為1、寬度為Tb的矩形脈沖，則2PSK信號可表示為</p><p><b>　　(4-6)</b></p><p><b>　　或</b></p><p><b>　　(4-7)</b></p><p>　　ASK、PSK采

80、用數(shù)字鍵控的產(chǎn)生方法，圖 4-16和圖 4-17分別是他們實現(xiàn)的原理框圖。</p><p>　　圖4-16 ASK信號調制器原理框圖</p><p>　　圖4-17 PSK信號調制器原理框圖</p><p>　　選用模擬開關CD4052來實現(xiàn)數(shù)字鍵控。</p><p>　　CD4052是一個差分4通道數(shù)字控制模擬開關，有A、B兩個二進制控

81、制輸入端和INH輸入，具有低導通阻抗和很低的截止漏電流。幅值為4.5～20V的數(shù)字信號可控制峰峰值至20V的模擬信號。例如，若VDD=+5V，VSS=0，VEE=-13.5V，則0～5V的數(shù)字信號可控制-13.5～4.5V的模擬信號，這些開關電路在整個VDD-VSS和VDD-VEE電源范圍內具有極低的靜態(tài)功耗，與控制信號的邏輯狀態(tài)無關，當INH輸入端=“1”時，所有通道截止。二位二進制輸入信號選通4對通道中的一通道，可連接該輸入至輸出。

82、其使用真值表如表4-3所示：</p><p><b>　　表4-3</b></p><p>　　應用時可以通過單片機對A/B的控制來選擇輸入哪一路，例如：需要從4路輸入中選擇第二路輸入，假設使用的是Y組，那么單片機只需要分別給A和B送1和0即可選中該路，然后進行相應的處理， </p><p>　　注意:第6腳為使能腳，只有為0時，才會有通道被選

83、中輸出。</p><p>　　圖4-18 CD4052芯片管腳圖</p><p>　　表4-4 引腳功能說明</p><p>　　要實現(xiàn)PSK還要增加一級放大增益為-1的運算放大電路，使載波信號產(chǎn)生一路的180°相移。 </p><p>　　ASK和PSK的數(shù)字序列由CPLD產(chǎn)生。</p><p>　　圖

84、 4-19 ASK 電路圖</p><p>　　圖4-20 PSK電路圖</p><p>　　4.6 LCD顯示器</p><p>　　本設計中采用了TG12864A 液晶顯示器，該顯示器是128×64點陣式液晶，其結構框圖見圖4-21。</p><p>　　圖4-21 TG12864A 液晶顯示器結構圖</p>

85、<p><b>　　4.6.1 概述</b></p><p>　　帶中文字庫的128X64 是一種具有4 位/8 位并行、2線或3線串行多種接口方式，內部含有國標一級、二級簡體中文字庫的點陣圖形液晶顯示模塊；其顯示分辨率為128×64, 內置8192個16*16 點漢字，和128個16*8點ASCII字符集.利用該模塊靈活的接口方式和簡單、方便的操作指令，可構成全中

86、文人機交互圖形界面?？梢燥@示8×4行16×16 點陣的漢字，也可完成圖形顯示，低電壓低功耗是其又一顯著特點。由該模塊構成的液晶顯示方案與同類型的圖形點陣液晶顯示模塊相比，不論硬件電路結構或顯示程序都要簡潔得多，且該模塊的價格也略低于相同點陣的圖形液晶模塊。</p><p>　　4.6.2 基本特性</p><p>　　（1） 低電源電壓（VDD:+3.0--+5.5V

87、）</p><p>　　（2） 顯示分辨率:128×64點 </p><p>　?。?） 內置漢字字庫，提供8192個16×16點陣漢字(簡繁體可選) </p><p>　?。?） 內置 128個16×8點陣字符 </p><p>　?。?） 2MHZ 時鐘頻率 </p><p>　　（6

88、） 顯示方式：STN、半透、正顯</p><p>　　（7） 驅動方式：1/32DUTY，1/5BIAS </p><p>　　（8） 視角方向：6點 </p><p>　?。?） 背光方式：側部高亮白色LED，功耗僅為普通LED 的1/5—1/10 </p><p>　?。?0） 通訊方式：串行、并選可選</p><p&

89、gt;　　（11） 內置DC-DC 轉換電路，無需外加負壓 </p><p>　　（12） 無需片選信號，簡化軟件設計</p><p>　　（13） 工作溫度: 0℃ - +55℃ ,存儲溫度: -20℃ - +60℃</p><p>　　4.6.3 模塊接口說明</p><p>　　管腳號 管腳名稱 電平

90、管腳功能描述</p><p>　　1 VSS 0V 電源地</p><p>　　2 VCC 3.0+5V 電源正</p><p>　　3 V0 - 對比度（亮度）調整</p><p>　　4

91、 RS(CS） H/L RS=“H”,表示DB7——DB0 為顯示數(shù)據(jù)</p><p>　　RS=“L”,表示DB7——DB0 為顯示指令數(shù)據(jù)</p><p>　　5 R/W(SID) H/L R/W=“H”,E=“H”,數(shù)據(jù)被讀到DB7——DB0</p><p>　　R/W=“L”,E=“H→L”, DB

92、7——DB0 的數(shù)據(jù)被寫到IR 或DR</p><p>　　6 E(SCLK) H/L 使能信號</p><p>　　7 DB0 H/L 三態(tài)數(shù)據(jù)線</p><p>　　8 DB1 H/L 三態(tài)數(shù)據(jù)線</p>

93、<p>　　9 DB2 H/L 三態(tài)數(shù)據(jù)線</p><p>　　10 DB3 H/L 三態(tài)數(shù)據(jù)線</p><p>　　11 DB4 H/L 三態(tài)數(shù)據(jù)線</p><p>　　12 DB5

94、 H/L 三態(tài)數(shù)據(jù)線</p><p>　　13 DB6 H/L 三態(tài)數(shù)據(jù)線</p><p>　　14 DB7 H/L 三態(tài)數(shù)據(jù)線</p><p>　　15 PSB H/L H：8 位或4位并口方式，L：串口方式&

95、lt;/p><p>　　16 NC - 空腳</p><p>　　17 RESET H/L 復位端，低電平有效（見注釋2）</p><p>　　18 VOUT - LCD驅動電壓輸出端</p><p>　　19

96、 A VDD 背光源正端（+5V）（見注釋3）</p><p>　　20 K VSS 背光源負端（見注釋3）</p><p>　　注釋1：如在實際應用中僅使用串口通訊模式，可將PSB接固定低電平，也可</p><p>　　以將模塊上的J8和“GND”用焊錫短接。</p>

97、;<p>　　注釋2：模塊內部接有上電復位電路，因此在不需要經(jīng)常復位的場合可將該端</p><p><b>　　懸空。</b></p><p>　　注釋3：如背光和模塊共用一個電源，可以將模塊上的JA、JK 用焊錫短接。</p><p>　　4.6.4 控制器接口信號說明</p><p>　　RS，R/

98、W 的配合選擇決定控制界面的4 種模式：</p><p><b>　　表4-5</b></p><p><b>　　表4-6 E信號</b></p><p>　　● 忙標志:BF BF標志提供內部工作情況.BF=1 表示模塊在進行內部操作,此時模塊不接受外部指令和數(shù)據(jù).BF=0 時,模塊為準備狀態(tài),隨時可接受外部指令和數(shù)

99、據(jù).利用STATUS RD 指令,可以將BF 讀到DB7 總線,從而檢驗模塊之工作狀態(tài)。</p><p>　　字型產(chǎn)生ROM（CGROM） 字型產(chǎn)生ROM（CGROM）提供8192 個此觸發(fā)器是用于模塊屏幕顯示開和關的控制。DFF=1 為開顯示（DISPLAY ON),DDRAM 的內容就顯示在屏幕上，DFF=0 為關顯示（DISPLAY OFF)。DFF 的狀態(tài)是指令DISPLAYON/OFF和RST信號控制的

100、。</p><p>　　● 顯示數(shù)據(jù)RAM（DDRAM）模塊內部顯示數(shù)據(jù)RAM 提供64×2 個位元組的空間，最多可控制4 行16 字（64 個字）的中文字型顯示，當寫入顯示數(shù)據(jù)RAM 時，可分別顯示CGROM 與CGRAM 的字型；此模塊可顯示三種字型，分別是半角英數(shù)字型(16*8)、CGRAM 字型及CGROM 的中文字型，三種字型的選擇，由在DDRAM 中寫入的編碼選擇，在0000H—0006H

101、的編碼中（其代碼分別是0000、0002、0004、0006共4 個）將選擇CGRAM 的自定義字型，02H—7FH 的編碼中將選擇半角英數(shù)字的字型，至于A1 以上的編碼將自動的結合下一個位元組，組成兩個位元組的編碼形成中文字型的編碼BIG5（A140—D75F），GB（A1A0-F7FFH）。</p><p>　　字型產(chǎn)生RAM(CGRAM) 字型產(chǎn)生RAM 提供圖象定義(造字)功能, 可以提供四組16

102、5;16 點的自定義圖象空間，使用者可以將內部字型沒有提供的圖象字型自行定義到CGRAM 中，便可和CGROM 中的定義一樣地通過DDRAM 顯示在屏幕中。</p><p>　　地址計數(shù)器AC 地址計數(shù)器是用來貯存DDRAM/CGRAM 之一的地址,它可由設定指令暫存器來改變，之后只要讀取或是寫入DDRAM/CGRAM 的值時，地址計數(shù)器的值就會自動加一，當RS 為“0”時而R/W 為“1”時，地址計數(shù)器的值會被

103、讀取到DB6——DB0 中。</p><p><b>　　光標/閃爍控制電路</b></p><p>　　此模塊提供硬體光標及閃爍控制電路，由地址計數(shù)器的值來指定DDRAM 中的光標或閃爍位置。</p><p><b>　　5 軟件設計</b></p><p>　　系統(tǒng)軟件部分主要包括了具有友好界

104、面的操作菜單，各種信號的設置和控制。正弦波產(chǎn)生過程為：頻率設置，數(shù)據(jù)處理，然后控制DDS芯片完成各種頻率的正弦波產(chǎn)生；調幅波產(chǎn)生過程為：通過調制系數(shù)的設置，控制D/A轉換器輸出，可得到不同幅值的調制波，與載波相乘來實現(xiàn)調幅波的產(chǎn)生；PSK、ASK產(chǎn)生：通過MCU對模擬開關的控制來完成PSK、ASK的產(chǎn)生。調頻信號產(chǎn)生過程：通過A/D轉換器采集調制信號，然后根據(jù)調制信號的幅度計算出頻偏，把頻偏數(shù)據(jù)下載到DDS即可實現(xiàn)調頻信號的產(chǎn)生。如圖5

105、-1。</p><p>　　圖5-1 程序流程圖</p><p><b>　　6 測試說明 </b></p><p><b>　　1、測試儀器 </b></p><p>　　􀂋 HITACHI 20M 雙蹤模擬示波器； </p><p>　　И

106、715; Tektronix 60M 雙通道數(shù)字示波器； </p><p>　　􀂋 HITACHI 數(shù)字頻率計。 </p><p><b>　　2、指標測試 </b></p><p>　　(1) 正弦波指標測試 </p><p>　　把正弦波輸出端接入數(shù)字頻率計，以1K，10K，100K，1M，5M，1

107、0M作為測試點，得到頻率及峰峰值數(shù)據(jù)。</p><p>　　(2) AM調制波指標測試 </p><p>　　把AM輸出信號接入示波器，目測其調制系數(shù)，測試數(shù)據(jù)。</p><p>　　(3) FM調制波指標測試 </p><p>　　利用模擬示波器測試FM性能。</p><p>　　(4) PSK/ASK指標測試 &l

108、t;/p><p>　　PSK/ASK發(fā)生器輸出端接到數(shù)字示波器，從示波器觀察PSK，ASK波形。</p><p><b>　　致 謝</b></p><p><b>　　參考文獻</b></p><p>　　[1] 張有正，陳尚勤.頻率合成技術[M].人民郵電出版社.1984.</p>

109、<p>　　[2] 黃愛蓉.高性能DDS信號產(chǎn)生器的設計研究[J].傳感器與儀器儀表，2005，21(8):153-156.</p><p>　　[3] 陳小忠.單片機接口技術實用子程序[M].北京:人民郵電出版社,2005.</p><p>　　[4] Coulesses L.Direet.Digital synthesis:a tool for Periodie wave

110、generation[J].IEEE Signal Processing，2004，9(21):110一112</p><p>　　[5] 求是科技.單片機典型外圍器件及應用實例[M].北京:人民郵電出版社,2006.</p><p>　　[6] 高衛(wèi)東.AD9850 DDS 芯片信號源的研制[J].實驗室研究與探索,2000(5):43-48.</p><p>　

111、　[7] 石雄.DDS 芯片AD9850 的工作原理及其與單片機的接口[J].國外電子元器件,2001(5):33-35.</p><p>　　[8] 肖漢波.一種基于DDS 芯片AD9850的信號源[J].電訊技術,2003(2):26-29.</p><p>　　[9] 張慶玲，王凡.基于直接數(shù)字頻率合成芯片的正弦信號發(fā)生器[J].電子測量技術，2008(9).</p>

112、<p>　　[10] Henyr T.Niehol，Ⅲ，and Henry Samueli，Proc.4lst Annual Frequency control[M]. SymP.，1987.495一502.</p><p>　　[11] Arthue Torosyan.Direet digital frequency synthesizers:ComPlete analysis and design

113、guidelines[M].Los Angeles:University of California，2003.1一9.</p><p>　　[12] 王曉音,龐偉正.DDS輸出頻譜雜散的抑制[J].電子對抗技術，2003年11月第6期</p><p>　　[13] 杜丁丁，馬坤茹.數(shù)字信號發(fā)生器的設計[J].河北農(nóng)業(yè)大學學報，2009(1).</p><p>