畢業(yè)論文-基于fpga的lcd12864的驅動設計【精校排版】

1、<p>　　本科畢業(yè)設計（論文）</p><p><b>　?。?0 屆）</b></p><p>　　基于FPGA的LCD12864的驅動設計</p><p><b>　　目 錄</b></p><p><b>　　摘要.Ⅲ</b></p>&l

2、t;p>　　Abstract.Ⅳ</p><p>　　第一章 緒 論1</p><p>　　1.1 課題背景2</p><p>　　1.2 國內外市場發(fā)展情況及趨勢2</p><p>　　1.3 課題意義與目標3</p><p>　　1.4 本課題主要研究內容結構安排4</p>

3、<p>　　第二章 系統(tǒng)的硬件結構.5</p><p>　　2.1 課題系統(tǒng)整體結構5</p><p>　　2.2 FPGA簡介及其實現(xiàn)的設計7</p><p>　　2.2.1 FPGA簡介7</p><p>　　2.2.2 FPGA的實現(xiàn)設計的方法8</p><p>　　2.3 L

4、CD技術及12864點整液晶顯示器簡介9</p><p>　　2.3.1 LCD技術9</p><p>　　2.3.2 LCD12864點整液晶顯示器簡介11</p><p>　　2.3.3 點陣LCD的顯示原理16</p><p>　　2.4 QuatusⅡ軟件簡介17</p><p>　　2.5

5、 VerilogHDL硬件描述語言簡介18</p><p>　　2.6 FPGA的LCD 12684的控制設計19</p><p>　　第三章 FPGA的LCD 12864驅動的設計及實現(xiàn)21</p><p>　　3.1 接口電路設計21</p><p>　　3.2 工作原理圖及程序22</p><p&g

6、t;　　3.2.1 工作原理圖22</p><p>　　3.2.2 工作源程序22</p><p>　　3.3 模塊的測試與使用方法23</p><p>　　3.3.1 模塊的使用方法23</p><p>　　3.3.2 圖像模塊的顯示23</p><p>　　3.4 進行仿真分析24</p&

7、gt;<p>　　第四章 課題總結評估26 </p><p>　　4.1 本課題總結26</p><p>　　4.2 本課題個人評估26</p><p><b>　　參考文獻27</b></p><p><b>　　致 謝28</b></p><

8、;p><b>　　附 錄29</b></p><p>　　基于FPGA的LCD12864的驅動設計</p><p><b>　　摘要</b></p><p>　　隨著科學技術的飛速發(fā)展，社會生產力的提高，電視技術和計算機技術已成為現(xiàn)代信息傳播和信息處理的重要手段。視屏圖像疊加是多媒體技術應用領域之一，是電視技

9、術與計算機技術結合的產物。視屏符號疊加技術是視屏圖像疊加技術的一個分支，它在原來的電視圖像信號上實現(xiàn)疊加字符信息。及時給出和增加了原畫面無法表達或無法明確表達的信息，使畫面圖文清晰、美觀，從而獲得了廣泛的使用。</p><p>　　本課題的主要任務是設計基于FPGA的LCD12864控制器的設計。 控制器部分采用VHDL語言來進行編寫，主題程序主要用狀態(tài)機作為主要控制方式，圖像顯示和字符顯示是該控制器的主要部分

10、。在的顯示功能上采用顯示控制模塊與字符調用RAM相結合的方式，使其能方便的調用液晶自帶文字庫來顯示字符，而圖片顯示模塊則通過特殊的理算法解決了圖像顯示緩沖區(qū)X地址不斷移位以及上下半屏分開的問題，通過讀取圖片ROM來顯示圖片。最后實現(xiàn)使用FPGA在LCD上的任意位置顯示任意的16*16像素的中文字符以及16*8的英文字符，另外要能根據輸入數據的變化同步變化LCD上顯示的內容。同時要能將儲存模塊中的圖片數據正常地顯示在LCD上。本課題的研究

11、有助于關于FPGA系列產品的研發(fā)，特別是LCD產品的研發(fā)。由于這些模塊的通用性，使更多的采用FPGA產品上出現(xiàn)了LCD，大大使其一體化，為我們行業(yè)與生活帶來了新的變化。</p><p>　　關鍵詞： FPGA；LCD12864；圖像；字符；控制器 </p><p>　　The LCD12864 Driver Based On FPGA Design</p><p>

12、<b>　　Abstract</b></p><p>　　With the development of science and technology, social productivity improvement, TV technology and computer technology has become the modern information communication a

13、nd information processing main means. Monitor the image of multimedia technology application domain superposition is one of television and computer technology is the combination of. Tap tap symbols superposition techniqu

14、e is a branch of images stacking technique, it in the original TV image signal superimposed character informatio</p><p>　　This topic is the task is to design based on FPGA LCD12864 the controller design. Con

15、troller part adopts VHDL language to write, theme procedure mainly use state machine as the main control mode, image display and character display is the main part of the controller. The display in used on display and co

16、ntrol module and character calls the way of the combination of the RAM, making it convenient to call LCD display character library to own words and pictures showed module, through the special rea</p><p>　　Ke

17、ywords: FPGA，LCD12864，Image，Character，Controller</p><p><b>　　第一章 緒論</b></p><p><b>　　1.1 課題背景</b></p><p>　　目前以硬件描述語言（Verilog或VHDL）所完成的電路設計，可以經過簡單的綜合與布局，快速的

18、燒錄到FPGA上進行測試，是現(xiàn)代IC設計驗證的技術主流。這些可編輯原件可以被用來實現(xiàn)一些基本的邏輯門電路（如NOT、OR、AND等）或者更復雜的一些組合功能。但在大多數的FPGA里面，這些可編輯的原件里也包含記憶原件（如觸發(fā)器）或者其他更加完整的記憶快。系統(tǒng)設計師可以根據需要通過可編輯的連接幫FPGA內部的邏輯塊進行連接，就好像是一個電路板被放到芯片里一樣。</p><p>　　FPGA一般比專用芯片（ASIC）

19、的速度慢，無法進行復雜的的設計，而且會消耗更多的能量。但是他們可也快速成品、可以修改程序中的錯誤，而起價錢也比較便宜。所以廠商會一般會使用編寫較差得FPGA。</p><p>　　早在1980年代中期，F(xiàn)PGA已近早CPLD設備中扎根。CPLD和FPGA包括了一些相對大數量的可編輯邏輯單元。CPLF邏輯門得密度在幾千到幾萬邏輯單元之間，而FPGA卻在幾萬到幾百萬之間。CPLD和FPGA的主要區(qū)別是他們的系統(tǒng)結構。

20、這系統(tǒng)結構由一個或者多個可編輯的結果之和的邏輯組列和一些想多少量的鎖定寄存器。這樣的結果是缺乏編輯靈活性，但是卻又可能預計的延遲時間和邏輯單元對連接單元高比率的優(yōu)點。而FPGA卻是有很多連接單元，這樣雖然讓它可以更加靈活的編輯。</p><p>　　本課題主要任務是設計基于FPGA的LCD12864控制器的設計?？刂破鞑糠植捎肰HDL語言來進行編寫，主題程序主要用狀態(tài)機作為主要控制方式，圖像顯示和字符顯示是該控制

21、器的主要部分。在顯示功能上采用顯示控制模塊與字符調用RAM相結合的方式，使其能方便的調用液晶自帶文字庫來顯示字符，而圖片顯示模塊則通過特殊的理算法解決了圖像顯示緩沖區(qū)X地址不斷移位以及上下半屏分開的問題，通過讀取圖片ROM來顯示圖片。最后實現(xiàn)使用FPGA在LCD上的任意位置顯示任意的16*16像素的中文字符以及16*8的英文字符，另外要能根據輸入數據的變化同步變化LCD上顯示的內容。同時要能將儲存模塊中的圖片數據正常地顯示在LCD上。本

22、課題的研究有助于關于FPGA系列產品的研發(fā)，特別是LCD產品的研發(fā)。由于這些模塊的通用性，使更多的采用FPGA產品上出現(xiàn)了LCD，大大使其一體化，為我們行業(yè)與生活帶來了新的變化。</p><p>　　1.2 國內外市場發(fā)展情況及趨勢</p><p>　　高清晰TV（HDTV）是液晶顯示（LCD）技術的最新應用領域，它比標準LCD技術需要更高的分辨率，而數據速率和功耗也增加了。因為提高了數

23、據速率，所以高速運動視頻需要專門的圖像處理算法。這些算法可以在現(xiàn)場可編程門陣列（FPGA）中實現(xiàn)，將數字視頻信號正確的轉換、映射在顯示面板上。LCD設計人員采用FPGA，可以靈活的重新配置圖像處理算法，在相同硬件平臺上，使所有產品中不同尺寸的LCD能夠適應不斷增加的數據速率。特別是在數字消費類市場上，F(xiàn)PGA能夠為數字電視和顯示提供最有效的成本、性能和靈活性均衡方案。LCD TV制造商可以充分利用FPGA技術，實現(xiàn)產品及時面市，使產品迅

24、速進入零售渠道，在競爭中占據最有利地位。一個LCD系統(tǒng)可以圍繞FPGA展開設計，其中運行實時嵌入式操作系統(tǒng)的FPGA協(xié)處理器控制整個顯示設備。研究人員不僅可以在顯示的中心控制部分采用FPGA，在專用處理數據通道上也可以采用FPGA。比如，F(xiàn)PGA非常適合實現(xiàn)一些可選顯示功能，對視頻流進行實時圖像縮放處理。最新一代FPGA含有經過優(yōu)化的硬件編碼數字信號處理（DSP）模塊，組成視頻和圖像處理的基本單元。DSP模塊的高速并行處</p&g

25、t;<p>　　這些函數是HDTV和其他復雜LCD應用的基本構建模塊。在LCD系統(tǒng)中使用FPGA技術還具有另一個好處——系統(tǒng)研究人員可以在產品整個生命周期中進行多次編程設計，這一關鍵特性使設計人員不必重新設計整個系統(tǒng)，就可以在產品更新?lián)Q代中不斷增加產品新功能。</p><p>　　隨著市場競爭越來越大，液晶顯示器廠商的成本壓力也越來越大，他們必須采用更簡單的線路設計實現(xiàn)液晶顯示器的功能，從而降低成本

26、，這樣才能在市場競爭中立于不敗之地。 LCD控制IC必將向高集成度方向發(fā)展，以滿足市場需要。但在LCD的應用以及市場方面，雖然手機仍然是中小尺寸液晶顯示屏(LCD)的最主要應用設備，但便攜導航設備(PND)、數碼相框和MP3/便攜媒體播放器(PMP)等新型設備，正在該市場的銷售額中占有越來越大的份額。因為這些產品所使用的顯示屏大于手機所用的顯示屏，所以在供應商的工廠中同樣需要更多的面板，這對于LCD面板生產商來說是個絕好的機會。各種中小

27、尺寸LCD的產能擴張和價格下降，促進了其應用領域的多元化。這又進一步刺激了需求，并吸引許多其它產品來采用中小型LCD，如白色家電和零售標牌。大多數行業(yè)內的公司認為，為了利用手機市場和新興產品，中小尺寸顯示屏供應商必須相應地平衡和調整策略，否則就可能錯失整個市場。</p><p>　　目前該領域的發(fā)展趨勢如下：</p><p>　　提高集成水平，即怎樣把更多的功能電路集成到一個芯片上以降低整

28、個系統(tǒng)的成本。</p><p>　　需求最小化動態(tài)補償間隔行算法，在提高圖像質量的基礎上減小芯片面積，從而幫成本降到最低。</p><p>　　在低端和低價位系統(tǒng)中，動態(tài)自適應性隔行轉逐行沒有被實現(xiàn)，但在高端產品中，此項技術是必須實現(xiàn)的，因為圖像清晰度是必須的。</p><p>　　1.3 課題意義與目標</p><p>　　本課題的主要內

29、容是基于FPGA的LCD控制器的設計研究，并兼顧程序的易用性以方便以后模塊的移植。該課題設計到FPGA得應用，LCD驅動的研究，字符以及圖像顯示模式的研究等知識。并利用QUARTUS II 實現(xiàn)相關模塊的設計，在FPGA上實現(xiàn)對LCD的控制，顯示任意中文，英文和圖像。</p><p>　　本課題研究的主要目標有：</p><p>　　掌握FPGA對LCD的控制方法，使其為本課題研究做好理論

30、準備；</p><p>　　通過FPGA對LCD的控制，使得任何開發(fā)者都可以較為簡單的通過顯示控制模塊在液晶顯示器上顯示所需要的內容；</p><p>　　算法的實現(xiàn)：對于12864的特殊圖像RAM對應LCD的顯示形式，采用特定的算法，使其取模后的圖像得到所對應的數組，無需經過處理便可以通過FPGA顯示在LCD上。</p><p><b>　　其課題難點主

31、要有：</b></p><p>　　12864的液晶模塊指令比較復雜，采用FPGA設計需要定義的變量和狀態(tài)相比也會很多；</p><p>　　中文和英文字符的顯示部分程序要考慮該程序的易用性，使其方便來移值后的使用；</p><p>　　對于圖像顯示部分，由于12864的內部圖形顯示GDRAM的地址尋址方式的獨特性，并不是都是從0到15循環(huán)的，而是隨著行

32、數的增加會做一個移位，同時在LCD屏幕上的點陣也被拆分為上下兩個半屏，其分別對應Y地址的0-8和8-15，這會導致取模后的圖形所對應的數組，如果按照普通的方法則不能正常顯示。</p><p>　　1.4 本課題主要研究內容結構安排</p><p>　　本課題一共分為四個章節(jié)，首先第一章是緒論部分，論述了基于FPGA技術的LCD12864的設計背景、方法、意義及其目標；第二章主要介紹系統(tǒng)的

33、硬件結構，大致包含F(xiàn)PGA與LCD12864模塊的特點及原理圖，以及QuatusⅡ和verilogHDL軟件簡介的介紹；第三章主要介紹各個模塊是怎樣設計與實現(xiàn)的；最后一章則是該設計的總結、分析及展望。</p><p>　　第二章 系統(tǒng)的硬件結構</p><p>　　2.1 課題系統(tǒng)整體結構</p><p>　　本課題對12864的具體結構有了比較深入的了解，12

34、864分左右兩屏，像素點為128*64個像素點，行有128個像素點，列有64個像素點，行又設置為8頁，在12864默認狀態(tài)下中文字體都是16*16的大小，每個頁包含8個像素行，所以要顯示一個中文就需要2頁；初始行的設定可以使得你要顯示的字出現(xiàn)在任意你想要的位置。對液晶顯示器的編程就是向DDRAM中寫數據。在寫DDRAM之前，需要先清除RAM，且左屏和右屏要分別進行清除。方法就是向RAM的所有單元寫入0值。12864寫驅動程序的時候需要寫

35、七個指令分別是：“檢忙”，“寫指令”，“寫數據”，“寫顯示開關”，“寫頁”，“寫列”，“寫初始行”。</p><p>　　本方案采用的FPGA為Alter公司的EP1C3芯片，它可提供系統(tǒng)的時鐘及讀寫控制，驅動電路通過串口和上位機進行通訊，數據通過串口傳輸到FPGA 的片上ROM 中，傳輸結束后FPGA 上的液晶顯示驅動電路開始工作，控制信號發(fā)生器產生控制信號及地址， 并將由片上ROM 讀出的像素點的值送LCD顯

36、示器顯示該控制器分為字符顯示模塊和圖片顯示模塊兩個主要部分。在字符的顯示功能上采用顯示控制模塊與字符調用RAM相結合的方式，使使用者能方便地調用液晶自帶的字庫來顯示字符；而圖片顯示模塊則通過特殊的處理算法解決了圖像顯示緩沖區(qū)X地址不斷移位以及上下半屏分開的問題，通過讀取圖片ROM來顯示圖片。最后實現(xiàn)使用FPGA在LCD上的任意位置顯示任意的16*16像素的中文字符以及16*8的英文字符，另外要能根據輸入數據的變化同步變化LCD上顯示的內

37、容。同時要能將儲存模塊中的圖片數據正常地顯示在LCD上.如圖2.1為系統(tǒng)整體結構：</p><p>　　N N</p><p><b>　　Y</b></p><p><b>　　N</b></p><p><b>　　N</b&

38、gt;</p><p><b>　　Y</b></p><p><b>　　N </b></p><p><b>　　N</b></p><p>　　圖2.1 系統(tǒng)整體結構</p><p>　　2.2 FPGA簡介及其實現(xiàn)的設計</p>

39、<p>　　2.2.1 FPGA簡介</p><p>　　FPGA作為一種可編輯邏輯器件，現(xiàn)場可編程門點陣的出現(xiàn)是可編輯邏輯器件發(fā)展的必然，它的出現(xiàn)推動著卡編程邏輯器件的進一步發(fā)展。由此說，了解了可編輯邏輯器件的發(fā)展歷程，也就更加的了解了FPGA的發(fā)展歷程。</p><p>　　對于可編輯邏輯器件（FPGA）是20世紀70年代發(fā)展起來的一種新型領域，它的應用不但簡化了電路圖的

40、設計，降低了成本，提高了系統(tǒng)的可靠性，而且還給數字系統(tǒng)的設計方法帶來了歷史性的變化?？删庉嬤壿嬈骷陌l(fā)展是以微電子創(chuàng)作技術的不斷進步為基礎的，其結構和工藝的變化都經歷了一個不斷發(fā)展的變革歷程。早期的可編輯邏輯器件只有可編程只讀存儲器，紫外線可擦除制度儲存器和電可擦除只讀存儲器3種。</p><p>　　如今，F(xiàn)PGA器件以成為當前主流的可編輯邏輯器件之一，經過近20多年的發(fā)展，可編輯邏輯器件已經取得了飛一般的發(fā)展

41、，資源更加豐富了，使用起來也越來越方便，對于將來的可編輯邏輯器件，密度會更高，速度會更快，功能損耗會更低，同時還會增加更多的新功能，向著集成可編程邏輯、CPU、儲存器等組件的可編程單片機系統(tǒng)方向發(fā)展。</p><p>　　FPGA的英文全稱是Field－Programmable Gate Array，即現(xiàn)場可編程門陣列，它是在GAL、PAL、CPLD等可編程器件的基礎上發(fā)展的產物。它是作專用集成電路（ASIC）領

42、域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，而且克服了原有可編程器件門電路數有限的缺點。[1]</p><p>　　FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個概念，內部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和內部連線（Interconnect）三個部分。FPGA的基本特點主

43、要有： </p><p>　　采用FPGA設計ASIC電路，用戶不需要投片生產，就能得到合用的芯片;</p><p>　　FPGA可做其它全定制或半定制ASIC電路的中試樣片; </p><p>　　FPGA內部有豐富的觸發(fā)器和I／O引腳;</p><p>　　FPGA是ASIC電路中設計周期最短、開發(fā)費用最低、風險最小的器件之一;</

44、p><p>　　FPGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。</p><p>　　所以說，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)提高集成度和可靠性的最佳選擇之一。 </p><p>　　FPGA主要有以下四種配置模式：</p><p>　　并行主模式為一片F(xiàn)PGA加一片EPROM的方式;</p><

45、;p>　　主從模式可以支持一片PROM編程多片F(xiàn)PGA;</p><p>　　串行模式可以采用串行PROM編程FPGA；</p><p>　　外設模式可以將FPGA作為微處理器的外設，由微處理器對其編程。</p><p>　　2.2.2 FPGA的實現(xiàn)設計的方法</p><p>　　對于可編輯邏輯器件，從實現(xiàn)原理上講，目前FPGA的結

46、構主要分為兩種：一種是基于SRAM（靜態(tài)隨機存儲器）結構的FPGA；另外一種則是反熔絲技術的FPGA。SRAM結構的FPGA技術，Xilinx和Altera處于領先的地位，以推出一系列的產品器件；在反熔絲技術方面，Actel、Quicklogic和Cypress是領先的廠商。集成密度高，寄存器資源豐富，適合做時序邏輯設計，多用于上萬門以上的設計，如數字信號處理和各種算法的實現(xiàn)等；還有一個就是基于乘積項結構和EEPROM工藝的FPGA，其

47、集成密度低，乘積項資源豐富，適合組合邏輯設計，多用于5000門以下的設計，如編碼，譯碼電路等。</p><p>　　FPGA的常用設計方法包括“自頂向下”和“自頂向上”。目前用于大規(guī)模的FPGA設計的一般選擇“自頂向下”的設計方法。所謂的“自頂向下”設計方法簡單的說，就是采用可完全獨立于芯片廠商及其產品結構的描述語言，在功能級設計產品進行定義，并結合功能仿真技術，以確保設計的準確性，在功能定義完成后，可以利用邏輯

48、綜合技術把功能描述轉換成其具體的結構芯片的網表文件，輸出給廠商的布局布線器進行布局布線。其中布局布線結果還可以反標回同一仿真器，進行包括功能和時序的后驗證，以保證布局布線所帶來的門延遲時不會影響其設計的性能。</p><p>　　一般說,其完整的FPGA 設計流程包括電路設計與輸入、功能仿真、綜合、綜合后仿真、實現(xiàn)與布局布線、布局布線后仿真與驗證、板級仿真與驗證、調試與加載配置。這一設計流程在EDA 軟件工具中的

49、體現(xiàn)是差不多的,軟件的設計方法也沒有特別大的差別。其中QuartusII 軟件是Altera 公司近年來推出的一款成功的綜合型的EDA 軟件。下面結合QuartusII 軟件討論FPGA 設計流程的各個階段。</p><p><b>　　電路設計與輸入。</b></p><p>　　電路設計與輸入是指通過某些規(guī)范的描述方式,將工程師的電路構思輸入給EDA 工具。常用的

50、設計輸入方法有硬件描述語言(HDL) 和原理圖設計輸入方法等。在QuartusII 中用戶可以使用QuartusII 原理圖輸入方式、文本輸入方式、模塊輸入方式以及EDA 設計輸入工具等來表達自己的設計。</p><p><b>　　功能仿真。</b></p><p>　　又稱作綜合前仿真,其主要目的在于驗證設計的電路結構和功能是否和設計意圖相符。在QuartusII

51、軟件中提供了Simulator 和Waveform Editor 來進行仿真。QuartusII 中也可以使用第三方工具( 如Model2Sim) 來進行仿真。</p><p><b>　　綜合優(yōu)化。</b></p><p>　　是指將HDL 語言、原理圖等設計輸入翻譯成由與、或、非門,RAM ,觸發(fā)器等基本邏輯單元組成的邏輯連接(網表) ,并根據目標與要求(約束條件

52、) 優(yōu)化所生成的邏輯連接,輸出edf 和edn等標準格式的網表文件, 供FPGA/ CPLD廠家的布局布線器進行實現(xiàn)。在QuartusII 中可以使用（Analysis &Synthesis）命令進行綜合,同時還可以使用第三方的綜合工具。</p><p><b>　　綜合后仿真。</b></p><p>　　其目的在于檢查綜合器的綜合結果是否與設計輸入一致。功

53、能仿真工具都支持綜合后仿真功能。</p><p><b>　　實現(xiàn)與布局布線。</b></p><p>　　將綜合生成的邏輯網表適配到具體的FPGA/CPLD 器件上,這個過程叫做實現(xiàn)過程。在實現(xiàn)過程中最主要的過程是布局布線( Place And Route) 。所謂布局( Place) 是指將邏輯網表中的硬件源語或者底層單元合理地適配到FPGA 內部的固有硬件結構上

54、。所謂布線(Route) 是指根據布局的拓撲結構,利用FPGA 內部的各種連線資源,合理正確連接各個元件的過程。在QuartusII 中提供了Fitter、Assignment Editor、FloorplanEditor、ChipEditor、增量布局布線等功能進行實現(xiàn)與布局布線。</p><p>　　布局布線后仿真與驗證。</p><p>　　又稱為時序仿真或者后仿真。其主要目的在于發(fā)

55、現(xiàn)時序違規(guī)( TimingViolation) ,即不滿足時序約束條件或者器件固有時序規(guī)則(建立時間、保持時間等) 的情況。在QuartusII 中有內嵌的時序分析工具完成靜態(tài)時序分析(Static Timing Analyzer) ;也可以使用第三方工具進行時序分析與驗證。</p><p><b>　　板級仿真與驗證。</b></p><p>　　目的是為了分析高速

56、設計的信號完整性、電磁干擾( EMI) 等電路特性。</p><p>　　加載配置與在線調試。</p><p>　　將生成的配置文件寫入到FPGA/ CPLD 芯片中進行測試。在QuartusII 中通過Assemble ( 生成編程文件) 、Programmer (建立包含設計所有器件名稱和選項的鏈式文件) 、轉換編程文件等功能支持此步驟。</p><p>　　2

57、.3 LCD技術及12864點整液晶顯示器簡介</p><p>　　2.3.1 LCD技術</p><p>　　在七十年代初期液晶開始作為一種顯示媒體使用來說，液晶的應用范圍被逐漸擴寬，到目前以涉及到很多方面，其中涉及到有游戲機、電話/手機、電視、電腦和DC/DN的液晶顯示器等領域。</p><p>　　早在1984年，歐美地區(qū)提出了STN-LCD，TFT-LC

58、D技術也同時被提出，但任然不成熟，到80年代末期，日本掌握了STN-LCD的生產技術，在1993年，日本又掌握了TFT-LCD的生產技術，液晶顯示器開始向廉價成本方向發(fā)展。隨后DSTN-LCD也誕生了；另外一方面向高端的薄模式品體管TFT-LCD發(fā)展，到1997年，日本建成了一大批大基板尺寸的第3代TFT-LCD生產線，生產TN-LCD。同時在東亞地區(qū)也逐步發(fā)展，成為世界液晶顯示器的主要生產基地。第3代半及第4帶TFT-LCD生產線開始

59、建立，日本、韓國和中國在液晶顯示器生產技術上開始走在世界前茅。</p><p>　　LCD產業(yè)是繼半導體產業(yè)之后世界新的強勢發(fā)展產業(yè)，各地爭相上馬，作為經營的重點，成為新的增長亮點。Resouccs市場調研公司發(fā)表的數字表明，世界平板顯示器市場將從1998年得110億美元增長到2004年得260億美元，其年增長率為10.9%。LCD獨占80%以上。其中STN-LCD（超扭曲向列液晶顯示器件）以其降低成本，高可靠性

60、成為了液晶仍為至整個平板顯示技術領域的主流產品之一。[2]</p><p>　　大家都知道，液晶是一種具有規(guī)則性分子排列的有機化合物，它不即不是液體也不是固體，它是介于液體和固體之間的物質。把它加熱時，會呈現(xiàn)出透明的液體狀；把它冷卻時，則會出現(xiàn)結晶顆粒的固體狀態(tài)。液晶按照分子結構的排列可分為不同的三種：粘士狀得Smectic液晶，細柱形的Nematic液晶和軟膠膽固醇狀得Cholestic。這三種液晶狀得物理特性

61、各不一樣，而第二類是細柱形的Nematic液晶最適用來制造的液晶顯示器。</p><p>　　其中LCD初始化包含有設置顯示圖形區(qū)是地址，顯示開關。圖形地區(qū)地址：在點陣式液晶圖形顯示器中，LCD屏幕上的每一個顯示單元對應一個地址，從左下角開始，從左到右，從上到下。在圖形顯示方式下，顯示單元的單位是1*8點陣（即為一個字節(jié)），對應于12864屏幕，它有64*8*2=1023個顯示單元。顯示開關設置是將相應的顯示方式

62、打開。其中LCD清屏就是將顯存中的單元清零。[3]</p><p>　　2.3.2 LCD12864點整液晶顯示器簡介</p><p>　　LCD(Liquid Crystal Display)是液晶顯示器，由于LCD的控制必須使用專用的驅動電路，而且LCD面板的接線需要特別的技巧，加上LCD面板結構比較脆弱，由此一般不會被單獨使用，而是LCD面板、驅動與控制電路組合在一個LCD模塊上（

63、簡稱LCM）。LCM是一種很省電的顯示裝置，它常被應用于數字或者微型計算機的控制系統(tǒng)，作為簡易的人機接口。[4]</p><p>　　12864液晶顯示屏共有128×64點陣，即每行顯示128點，每列顯示64點。此種型號的液晶顯示屏以中間間隔平均劃分為左屏和右屏分別顯示，均為64×64點陣，而且各自都有獨立的片選信號控制選擇。先顯示左屏，左屏全部顯示完后才能顯示右屏。顯示屏上的顯示數據由顯示數

64、據隨機存儲器DDRAM提供。DDRAM每字節(jié)中的每1個bit，對應顯示屏上的1個點。bit值為1，對應點顯示，反之不顯示。如2.2圖為LCD12864實物圖:</p><p>　　圖 2.2 LCD12864實物圖</p><p>　　DDRAM與顯示屏的對應位置如圖2.3為每一點對應的地址信息。每半屏顯示數據共有512字節(jié)的DDRAM，其中分為8個數據頁來管理，這些頁對應的顯示屏從上

65、到下編號分為0－7頁，每頁64字節(jié)，涵蓋半邊顯示屏的64行×64列×8bit點陣數據。向顯示屏寫數據實際上是向DDRAM中寫數據，DDRAM不同頁和不同列中的字節(jié)數據唯一對應顯示屏一行的8個顯示點。如，向DDRAM第0頁的第0列寫入數據00010100B，那么顯示屏左上角第0列的8個顯示點只有從上往下的第3和5點顯示。其中不同頁和不同列DDRAM的尋址，通過左半屏和右半屏各自的頁地址計數器和列地址計數器實現(xiàn)，因此對顯

66、示屏DDRAM寫顯示數據需要先設置頁地址和列地址。如圖2.4為12864點陣液晶顯示：</p><p>　　圖2.3 每一點對應的地址信息</p><p>　　圖2.4 12864點陣型液晶顯示器的內部結構框圖</p><p><b>　　其中：</b></p><p>　　IC1控制模塊的左半屏，IC2控制模塊的

67、右半屏。IC3為行驅動器。IC1，IC2為列驅動器。 </p><p>　　IC1，IC2，IC3含有如下主要功能器件。了解如下器件有利于對LCD模塊的編程。</p><p><b>　　指令寄存器(IR)</b></p><p>　　IR是用來寄存指令碼，與數據寄存器寄存數據相對應.當D/I=1 時，在E信號下降沿的作用下，指令碼寫入IR

68、。</p><p><b>　　數據寄存器(DR)</b></p><p>　　DR是用來寄存數據的，與指令寄存器寄存指令相對應.當D/I=1時，在E信號的下降沿作用下，圖形顯示數據寫入DR，或在E信號高電平作用下由DR讀到DB7~DB0 數據總線.DR 和DDRAM之間的數據傳輸是模塊內部自動執(zhí)行的。 </p><p><b>　　

69、狀態(tài)寄存器</b></p><p>　　有效數據位3位，用于記錄“忙”信號標志位（BF），復位標志位（RST）以及開/關顯示狀態(tài)位（ON/OFF）。</p><p><b>　　XY地址計數器</b></p><p>　　XY地址計數器是一個9位計數器。高三位是X地址計數器，低6位為Y地址計數器，XY地址計數器實際上是作為DDRAM

70、的地址指針，X地址計數器為DDRAM的頁指針，Y地址計數器為DDRAM的Y地址指針。</p><p>　　X地址計數器是沒有記數功能的，只能用指令設置。</p><p>　　Y地址計數器具有循環(huán)記數功能，各顯示數據寫入后，Y地址自動加1，Y地址指針從0到63。</p><p>　　顯示數據RAM(DDRAM)</p><p>　　DDRAM是

71、存貯圖形顯示數據的。DDRAM與地址和顯示位置的關系見圖1。</p><p><b>　　Z地址計數器</b></p><p>　　Z地址計數器是一個6位計數器，此計數器具備循環(huán)記數功能，它是用于顯示行掃描同步。當一行掃描完成，此地址計數器自動加1，指向下一行掃描數據，RST復位后Z地址計數器為0。</p><p>　　Z地址計數器可以用指令D

72、ISPLAY START LINE 預置。因此，顯示屏幕的起始行就由此指令控制，即DDRAM的數據從哪一行開始顯示在屏幕的第一行。此模塊的DDRAM共64行，屏幕可以循環(huán)滾動顯示64行。</p><p>　　12864液晶顯示模塊外部引腳共有20個引腳，包括8位雙向數據線、6條控制線及電源線等。具體引腳功能見下所示：</p><p>　　PIN1------ GND 　電源接入 －， 一般

73、接0V。PIN2------電源接入 ＋， 一般接5V。PIN3------對比度調整端，VDD和GND接可調電阻兩端，中間抽頭接至V0。PIN4------RS 指令/數據選擇PIN5------R/W 讀寫選擇PIN6------E，信號使能PIN7------D0，數據位0PIN8------D1，數據位1PIN9------D2，數據位2PIN10-----D3，數據位3PIN11-----D4，數據位4P

74、IN12-----D5，數據位5PIN13-----D6，數據位6PIN14-----D7，數據位7PIN15-----PSB 并行：PSB=1，可以接VCCPIN16 ----NC，不連接PIN17-----RST，模塊復位，可不連接PIN18 ----NC，不連接PIN19 ----LED+ ，背光 ＋，一般接5V。PIN20 ----LED- ，背光 －，一般接GND。 </p><p>　

75、　LCD12864的指令系統(tǒng)及時序</p><p>　　顯示開關控制(DISPLAY ON/OFF)如表2.1為顯示開關控制：</p><p>　　表2.1 顯示開關控制</p><p>　　設置屏幕顯示開/關。DB0=1，開顯示。DB0=0，關顯示。不影響DDRAM中的內容。</p><p>　　設置顯示起始行(DISPLAY STAR

76、T LINE) 如表2.2為顯示起始行：</p><p>　　表2.2 顯示起始行</p><p>　　前面在介紹Z地址計數器時已經描述了顯示起始行是由Z地址計數器控制的。A5~A0 6位地址自動送入Z地址計數器，起始行的地址可以是0~63的任意</p><p><b>　　一行。</b></p><p>　　例如

77、：選擇A5~A0是62,則起始行與DDRAM行的對應關系如下：</p><p>　　DDRAM 行：62 63 0 1 2 3 ·················28 29</p><p>　　屏幕顯示行： 1

78、2 3 4 5 6················· 31 32</p><p>　　設置頁地址（SET PAGE “X ADDRESS”)如表2.3為頁地址：</p><p>　　表2.3 頁地址</

79、p><p>　　所謂頁地址就是DDRAM的行地址，8行為一頁,模塊共64行即8頁,A2~A0表示0~7頁。讀寫數據對地址沒有影響,頁地址由本指令或RST信號改變復位后頁地址為0。</p><p>　　設置Y地址(SET Y ADDRESS) 如表2.4為Y地址：</p><p>　　表2.4 Y地址</p><p>　　此指令的作用是將A5~

80、A0送入Y地址計數器，作為DDRAM的Y地址指針。在對DDRAM進行讀寫操作后，Y地址指針自動加1,指向下一個DDRAM單元。</p><p>　　讀狀態(tài)(STATUS READ)如表2.5為讀狀態(tài)：</p><p>　　表2.5 讀狀態(tài)</p><p>　　當R/W=1 D/I=0時,在E信號為“H”的作用下，狀態(tài)分別輸出到數據總線(DB7~DB0)的相應位

81、。</p><p>　　BF：BF＝1，內部正在進行操作，BF＝0，空閑狀態(tài)。</p><p>　　ON/OFF：ON/OFF＝1，表示顯示打開，ON/OFF＝0，表示顯示關閉。</p><p>　　RST: RST=1表示內部正在初始化，此時組件不接受任何指令和數據。</p><p>　　寫顯示數據(WRITE DISPLAY DATE

82、)如表2.6為寫顯示數據： </p><p>　　表2.6 寫顯示數據</p><p>　　D7~D0為顯示數據，此指令把D7~D0寫入相應的DDRAM單元,Y地址指針自動加1。</p><p>　　讀顯示數據(READ DISPLAY DATE)如表2.7為讀顯示數據： </p><p>　　表2.7 讀顯示數據</p>

83、<p>　　此指令把DDRAM的內容D7~D0讀到數據總線DB7~DB0，Y地址指針自動加1。讀、寫數據指令每執(zhí)行完讀、寫操作，離地址就自動增1，必須注意的是，進行讀、寫操作之前，必須有一次空讀操作。緊接著再讀才會讀出所要讀的單元中的數據。[5]</p><p>　　2.3.3 點陣LCD的顯示原理</p><p>　　LCD（液晶顯示器）的工作原理就是利用液晶的物理特性，

84、將液晶置于兩片導電玻璃中間，靠兩個電極電場的驅動引起液晶分子扭曲向列的光電效應，在電源接通/斷開控制下影響其液晶單元的透光率或者反光率，從而控制外光源的透射或者遮蔽功能，完成電——光轉換，再利用R、G、B三基色信號的不同激勵，通過紅、綠、藍三色濾光模，完成時域和空間域的彩色重現(xiàn)。[5]</p><p>　　在數字電路中，所有的數據都是以0和1來保存的，對LCD控制器進行不同的數據操作，可以得到不同的結果。對于顯示

85、英文操作，由于英文字母種類很少，只需要8位（一字節(jié)）即可。而對于中文來說，常用卻有6000以上，于是我們的DOS前輩想了一個辦法，就是將ASCII表的高128個很少用到的數值以兩個為一組來表示漢字，即漢字的內碼。而剩下的低128位則留給英文字符使用，即英文的內碼。也就是說，得到了漢字的內碼后，還僅是一組數字，那又如何在屏幕上去顯示呢？這就涉及到文字的字模，字模雖然也是一組數字，但它的意義卻與數字的意義有了根本的變化，它是用數字的各位信息

86、來記載英文或漢字的形狀，如英文的'A'在字模的記載方式下圖2.4和2.5所示為LCD點陣圖：[6]</p><p>　　圖2.5 LCD點陣圖 </p

87、><p>　　圖2.6 LCD點陣圖</p><p>　　2.4 QuatusⅡ軟件簡介</p><p>　　Quartus Ⅱ軟件是Altera公司在MAX+PLUS Ⅱ軟件基礎上推出的一種特別好的設計軟件。支持原理圖、VHDL、Verilog-HDL及AHDL等多種設計輸入形式，內切入綜合器及仿真，可以完成沒設計輸入到硬件配置的完整的PLD設計流程。對于一個高性

88、能、價格合理、盡快面市的方案，結合使用Quartus II軟件和Altera FPGA將是非常好的選擇。Quartus Ⅱ軟件比所有競爭產品具有更佳的集成設計環(huán)境(例如綜合、仿真、邏輯分析和布局布線)。Quartus Ⅱ平面配置器在輸入引腳至所有連接邏輯的信號追蹤上，表現(xiàn)出色。集成的Signal Tap Ⅱ邏輯分析器非常易于使用，不像MAX+PLUS Ⅱ那樣，還要購買第三方開發(fā)工具。如圖2.6為Quartus Ⅱ的設計流程圖：[6]&l

89、t;/p><p>　　圖2.6 Quartus Ⅱ的設計流程圖</p><p>　　Quartus Ⅱ軟件比MAX+PLUS Ⅱ更加可靠，特比是用戶界面更加友好，還有是在仿真，節(jié)點發(fā)現(xiàn)和引腳分配等方面。同樣，圖形激勵生成器比第三方的仿真工具更快、更有效。轉換設計一直非常簡單，在很短的時間內，就可以適用到目標器件中。</p><p>　　2.5 VerilogHDL硬

90、件描述語言簡介</p><p>　　VerilogHDL誕生于1982年。描述電路的方法很多，如原理圖、狀態(tài)圖、真值、布爾方程等都是描述系統(tǒng)功能的有效方法但是，當系統(tǒng)太復雜時，上述方法講無能為力電子工程師急切需要的新方法是對電路系統(tǒng)進行有效的描述，在這種需求的基礎上產生，發(fā)展了HDL（硬件描述語言），它的英文全名是Very-High-Speed Integrated Circuit Hardware Descri

91、ption Language。[7]</p><p>　　VHDL主要用于描述數字系統(tǒng)的結構，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述方式與句法是十分類似于一般的計算機高級語言。VHDL的程序結構特點是將一項工程設計，或稱設計實體(可以是一個元件，一個電路模塊或一個系統(tǒng))分成外部(或稱可視部分,及端口)和內部(或稱不可視部分)，既涉及實體的內部功能和算法完成部分。在對一個設計實

92、體定義了外部界面后，一旦其內部開發(fā)完成后，其他的設計就可以直接調用這個實體。這種將設計實體分成內外部分的概念是VHDL系統(tǒng)設計的基本點。應用VHDL進行工程設計的優(yōu)點是多方面的。</p><p>　　與其他的硬件描述語言相比，VHDL具有更強的行為描述能力，從而決定了他成為系統(tǒng)設計域最佳的硬件描述語言。強大的行為描述能力是避開具體的器件結構，從邏輯行為上描述和設計大規(guī)模電子系統(tǒng)的重要保證。</p>

93、<p>　　VHDL豐富的仿真語句和庫函數，使得在任何大系統(tǒng)的設計早期就能查驗設計系統(tǒng)的功能可行性，隨時可對設計進行仿真模擬。</p><p>　　VHDL語句的行為描述能力和程序結構決定了他具有支持大規(guī)模設計的分解和已有設計的再利用功能。符合市場需求的大規(guī)模系統(tǒng)高效，高速的完成必須有多人甚至多個代發(fā)組共同并行工作才能實現(xiàn)。</p><p>　　對于用VHDL完成的一個確定的設計

94、，可以利用EDA工具進行邏輯綜合和優(yōu)化，并自動的把VHDL描述設計轉變成門級網表。</p><p>　　VHDL對設計的描述具有相對獨立性，設計者可以不懂硬件的結構，也不必管理最終設計實現(xiàn)的目標器件是什么，而進行獨立的設計。</p><p>　　2.6 FPGA的LCD 12684的控制設計</p><p>　　本課題系統(tǒng)中采用FPGA作為顯示控制器，用來產生行、

95、列同步控制信號等相關的驅動信號，實時讀取PC機發(fā)來的顯示數據，并傳送給LCD顯示屏。采用VHDL設計的模塊電路包括時鐘模塊、串行接口電路、內部RAM塊、讀寫電路和時序產生電路。[8]</p><p>　　其中根據該系統(tǒng)設計要求，使用VHDL語言，利用Altera提供的FPGA/CPLD開發(fā)集成環(huán)境QuartusII測試開發(fā)，要求能夠方便地使用所開發(fā)的LCD控制模塊，在LCD屏幕上的任意位置顯示任意的中文和英文，同

96、時可以根據輸入的動態(tài)數據進行動態(tài)輸出，而且在圖片顯示模式下可以直接講取模后的圖片顯示在LCD上。系統(tǒng)設計主體框架，在系統(tǒng)上電后，F(xiàn)PGA將首先對系統(tǒng)進行初始化操作，在初始化操作中最重要的是寄存器的復位，顯示開關的控制，功能設置以及對顯示屏幕進行清屏。之后通過顯示控制模塊對LCD進行顯示的控制，顯示控制模塊主要負責在LCD顯示多行字符時進行換行操作。在用戶指定數據在屏幕的指定顯示位置時設置所對應的RAM的值，以及在圖像顯示時進行的ROM地

97、址重映射算起，和對LCD顯示區(qū)對應RAM進行的寫入操作，其中的數據分別來自中英文字符模塊，動態(tài)數據模塊，和圖像模塊。</p><p>　　第三章 FPGA的LCD 12864驅動的設計及實現(xiàn)</p><p>　　3.1 接口電路設計</p><p>　　所謂的接口電路就是幫微處理器與外部設備連接的中間部件，是CPU與與外界進行信息交換的電子系統(tǒng)。[9]</

98、p><p>　　研究該課題，通過前面對12864顯示屏引腳功能的分析可以知道，該模塊有一個整體的片選信號“E”，只有當該信號為高電平時，所有的電路才會有效。另外左右半屏各有一個選擇信號CS1和CS2，CS1和CS2各自為高電平時，分別選中左半屏和右半屏。為了區(qū)分讀寫的是數據還是指令，還設置了一個數據/指令控制線D/I。根據這些原則，設計出接口電路如圖3.1所示為接口電路。</p><p>　　

99、圖3.1 接口電路</p><p>　　其中FPGA以設計靈活及速度快得特點，在數字專用集成電路的設計中得到了廣泛的應用。液晶顯示器接口電路采用FPGA芯片來實現(xiàn)，應用硬件描述語言VHDL進行編程，液晶顯示器接口原理圖如圖3.2所示，它主要由控制器、地址發(fā)生器和存儲器三個模塊組成的，根據OCMJ液晶顯示模塊的請求/應答工作方式，當busy為低電平時OCMJ空閑，控制模塊的輸出信號req為高電平發(fā)出接收數據請求

100、，同時en-out為高電平控制地址發(fā)生器，地址發(fā)生器產生的地址信號ADDR給存儲器模塊(ROM)，ROM輸出數據DOUT到液晶顯示器的數據輸入接口DB0~DB7；反之當busy=1時OCMJ忙于處理數據，req高電平，en-out為低電平，其中地址信號不變，ROM的輸出數據也不變。[10]</p><p>　　圖3.2 液晶顯示器接口原理圖</p><p>　　3.2 工作原理圖及程

101、序</p><p>　　3.2.1 工作原理圖</p><p>　　系統(tǒng)設計總框架圖如圖3.3所示，在系統(tǒng)通電后，F(xiàn)PGA講首先對系統(tǒng)進行初始化操作，在初始化操作中最主要的是寄存器的復位，顯示開關的控制，功能設置以及對屏幕進行清屏。之后則通過顯示控制模塊對LCD進行顯示的控制，其中顯示控制模塊主要負責的是在LCD顯示多行字符時進行換行操作，在用戶指定數據并在屏幕的指定顯示位置所對應的RA

102、M的值，以級在圖像顯示時進行的ROM地址重映射算法，和對LCD顯示區(qū)時對應RAM進行是寫入操作，其中的數據分別來源于中文和英文的數據模塊，動態(tài)數據的模塊，以及圖像數據的模塊。對此模塊的設計，整體結構以狀態(tài)機來實現(xiàn)。</p><p>　　圖3.3 工作原理圖</p><p>　　3.2.2 工作源程序</p><p><b>　　見附錄1。</b&

103、gt;</p><p>　　3.3 模塊的測試與使用方法</p><p>　　3.3.1 模塊的使用方法</p><p><b>　　英文字符顯示</b></p><p>　　英文字符時最常用到的一種顯示文本方式，操作起來也是最簡單的。只需要對其修改顯示RAM內容即可。如果想改變顯示的內容只需要改變進程中每一行末尾的C

104、har-to-integer函數括號中的內容即可。</p><p><b>　　中文字符的顯示</b></p><p>　　是同樣可以修改顯示的RAM模塊。</p><p><b>　　動態(tài)數據的顯示</b></p><p>　　主要是十進制數已經在函數中定義。但是由于動態(tài)數據根據數據來源以及顯示格

105、式的不同，顯示方式非常非常多，因此若要改變數據的現(xiàn)實方式和大小，則需要在顯示控制模塊中修改，只需要修改WRITERAM1這個狀態(tài)的程序即可。</p><p><b>　　屏幕顯示位置的指定</b></p><p>　　屏幕的顯示位置可以由Position這個變量來進行改變，Position變量在每顯示完成一組數據后會自動加1，指向的下一個顯示位置。如果需要增加顯示位置

106、，則可以增加Position的最大值即可。</p><p>　　3.3.2 圖像模塊的顯示</p><p>　　由于LCD12864液晶屏幕的大小為128*64像素，因此所能顯示的圖片大小最大也只能為128*64，對圖像的取模采用圖像取模軟件Image2LCD V2.9對其進行取模。其取模方式為自左向右，由上到下的橫向取模。</p><p>　　取模后的數據由于包

107、含了逗號和OX這些符號，因此無法直接給.mif格式的文件賦值。因此可以使用Word等文件處理軟件的“替換”功能將其去除后再復制給.mif文件。</p><p>　　3.4 進行仿真分析</p><p>　　VHDL代碼生成LCD模塊 如圖3.4所示為LCD仿真模塊：</p><p>　　圖3.4 LCD仿真模塊</p><p>　　如3.

108、5圖為仿真圖：</p><p><b>　　圖3.5 仿真圖</b></p><p>　　如圖3.6所示為完成后的實物圖：</p><p>　　圖3.6 完成后的實物圖</p><p>　　第四章 課題總結評估</p><p>　　4.1 本課題總結</p><p>

109、　　本課題通過對基于FPGA的12864液晶模塊的控制模塊的研究，完成了一種可以簡單有效的控制LCD模塊顯示中英文字符、圖像和相關的動態(tài)數據的可移植的控制模塊。</p><p>　　本課題系統(tǒng)設計從開始到完成共花了3個月左右的時間，設計的主要難點在于對LCD12864液晶模塊的研究。以及其圖像顯示RAM緩沖區(qū)特殊的排列方式而設計的對應的算法，和系統(tǒng)的整合。本系統(tǒng)基本完成了設計指標的所有要求，從程序的易修改性和易用