正文頻率與相位測量系統(tǒng)控制電路的vhdl設計

1、德州學院物理系2008屆電子信息工程專業(yè)畢業(yè)論文1頻率與相位測量系統(tǒng)控制電路的VHDL設計韓元元（德州學院物理系山東德州253023）摘要本文利用VHDL語言對數(shù)據(jù)采集控制系統(tǒng)電路進行了設計和硬件仿真，首先根據(jù)設計要求，通過對整個控制系統(tǒng)進行分析，將整個系統(tǒng)劃分為五個子模塊：信號分頻模塊、控制信號產生模塊、時間檢測模塊、數(shù)據(jù)鎖存模塊和輸出選擇模塊并對各個模塊進行了VHDL設計與波形仿真，最后完成總體系統(tǒng)的設計和波形仿真。通過對仿真波形圖

2、進行分析，所設計的電路系統(tǒng)符合給定的設計要求。關鍵詞關鍵詞VHDL；CPLD；數(shù)據(jù)采集1引言在電子測量技術中，測頻測相是最基本的測量之一。頻率測量相對簡單，但相位測量則困難得多。相位測量最初是測量信號一個周期的參數(shù)，精度在低頻時利用鎖相技術尚可，隨著大規(guī)?？删幊踢壿嬈骷拈_發(fā)應用，因其工作頻率高，采集速度快，具有現(xiàn)場可編程特性，外擴的器件少等優(yōu)點，人們在電子系統(tǒng)設計時，逐漸將過去硬件難以實現(xiàn)的部分交給了FPGA處理實現(xiàn)。本文采用FPGA

3、CPLD技術，主要負責數(shù)據(jù)采集，具有高速而可靠的測控能力，具有比較強的數(shù)據(jù)處理能力，鍵盤輸入及顯示控制比較靈活，系統(tǒng)可擴展性能比較好，整個系統(tǒng)性能價格比比較好。采用VHDL語言進行軟件編程，利用MAXPLUSII軟件平臺進行設計輸入、項目處理、項目校驗及器件編程等。設計輸入可采用原理圖輸入、文本輸入、波形輸入或第三方EDA工具生成的設計網(wǎng)表文件等輸入方法；設計校驗包括功能仿真、時序仿真和定時分析；器件編程是用經過仿真確認的配置文件配置C

4、PLD器件；在線校驗是對編程后的CPLD器件加入實際的激勵信號進行測試，檢查是否可完成預定功能；最后完成整個系統(tǒng)設計。德州學院系屆專業(yè)畢業(yè)論文德州學院物理系2008屆電子信息工程專業(yè)畢業(yè)論文32.2系統(tǒng)的設計方案頻率與相位測量系統(tǒng)控制電路的VHDL設計主要是設計數(shù)據(jù)采集控制電路，并由FPGA實現(xiàn)，按照數(shù)據(jù)采集控制電路系統(tǒng)的功能，可分成信號分頻、控制信號產生、時間檢測、數(shù)據(jù)鎖存和輸出選擇5個模塊。FPGA數(shù)據(jù)采集電路系統(tǒng)組成原理圖如圖2.

5、2：CLKCLKFCLKFENABLDA[18..0]CLEARCLK1ENABLCLEARCLK2LOADCLEABDA[18..0]DATA1[18..0]LOADDATA2[18..0]CLEABRESELENABLDATA3[18..0]CLKFPGA數(shù)據(jù)采集電路的功能是實現(xiàn)將待測正弦信號的周期、相位差轉變?yōu)?9位的數(shù)字量。根據(jù)系統(tǒng)的總體設計方案，F(xiàn)PGA數(shù)據(jù)采集的輸入信號有：CLK—系統(tǒng)工作用時鐘信號輸入端；CLK1CLK2—

6、兩路被測信號輸入端；ENABL—單片機發(fā)出的傳送數(shù)據(jù)使能信號，在ENABL的上升沿，F(xiàn)PGA向單片機傳送數(shù)據(jù)；RSEL—單片機發(fā)出的傳送數(shù)據(jù)類型信號，當RSEL=0時，F(xiàn)PGA向單片機傳送被測信號頻率數(shù)據(jù)，當RSEL=1時，F(xiàn)PGA向單片機傳送被測信號相位差數(shù)據(jù)。FPGA數(shù)據(jù)采集電路的輸出信號有：DATA3[18..0]—FPGA到單片機的數(shù)據(jù)輸出口，由輸出控制信號EN和RSEL控制。其應實現(xiàn)的功能就是負責對被測信號頻率數(shù)據(jù)的實時測量。