版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、CPLDCPLD在遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)中的應(yīng)用在遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)中的應(yīng)用[日期:2004128]來源:國外電子元器件作者:稅長江陳留彭彥平馮覃軼[字體:大中小]摘要:摘要:采用VHDL語言和圖形輸入設(shè)計(jì)方法,給出了用CPLD在遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)中實(shí)現(xiàn)地址譯碼、串口擴(kuò)展、模塊測(cè)試、模數(shù)轉(zhuǎn)換以及高位數(shù)據(jù)處理等功能的具體方法,同時(shí)簡要介紹了遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)的工作原理及軟、硬件框架。關(guān)鍵詞:關(guān)鍵詞:CPLD;單片機(jī);譯碼;RS232;
2、VHDL;EPM7256SQC208CPLD(ComplexProgrammableLogicDevice復(fù)雜可編程邏輯器件)是在傳統(tǒng)的PAL、GAL基礎(chǔ)上發(fā)展起來的。目前,CPLD已在通訊、DSP及微機(jī)系統(tǒng)中有著非常廣泛的應(yīng)用,它不僅可使設(shè)計(jì)的產(chǎn)品小型化、集成化和穩(wěn)定可靠,而且還具有在系統(tǒng)或在芯片直接編程的能力,從而使電子系統(tǒng)的設(shè)計(jì)、開發(fā)、更新與維護(hù)變得更為方便,更便于裝配和批量生產(chǎn)。因此,利用CPLD可大大縮短設(shè)計(jì)周期,減少設(shè)計(jì)費(fèi)
3、用,降低設(shè)計(jì)風(fēng)險(xiǎn)。遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng),不但需要較多的片選信號(hào),而且模塊測(cè)試所占用的I/O口資源也較多,用一般的芯片較難實(shí)現(xiàn),而用CPLD/FPGA則不但可以較好地實(shí)現(xiàn)其功能,而且還可大大提高設(shè)計(jì)能力和設(shè)計(jì)效率。1系統(tǒng)組成思路系統(tǒng)組成思路本遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)以Altera公司7000S系列CPLD產(chǎn)品中的EPM7256SQC208-10為控制核心,并由A/D(模擬量采集)模塊、DI(數(shù)字量采集)模塊、D/A(模擬量輸出)模塊、DO(數(shù)
4、字量輸出)模塊、MCU模塊、電源模塊及I/O接口模塊組成,其系統(tǒng)組成原理圖如圖1所示。原理圖如圖3所示。其中譯碼模塊用于完成處理器對(duì)CPLD片內(nèi)和片外模塊的尋址和譯碼,這是一種簡單的譯碼邏輯和觸發(fā)電路,共產(chǎn)生34個(gè)片選信號(hào)。AD模塊用于完成對(duì)10位A/D轉(zhuǎn)換芯片TLV1578高位D8、D9的處理以及實(shí)現(xiàn)D9/A1、D8/A0的分時(shí)復(fù)用,是一般組合邏輯電路和數(shù)據(jù)緩沖及鎖存電路。TEST模塊用于完成對(duì)各種模塊的自動(dòng)識(shí)別,包括識(shí)別某一插槽有無
5、模塊以及具體是何種模塊,該模塊共需處理36個(gè)測(cè)試信號(hào)。DATA模塊用于簡單處理各種數(shù)據(jù),包括數(shù)據(jù)的緩沖、鎖存以及驅(qū)動(dòng)放大等。由于該系統(tǒng)中單片機(jī)的串口被RS-485占用,因此,UART模塊一般用于實(shí)現(xiàn)RS-232串口擴(kuò)展。22底層軟件設(shè)計(jì)底層軟件設(shè)計(jì)是基于頂層軟件中五大功能模塊而設(shè)計(jì)的,其中UART模塊設(shè)計(jì)采用VHDL語言描述完成,而DECODE模塊、TEST模塊、DATA模塊和AD模塊由于原理和時(shí)序相對(duì)簡單,則采用圖形輸入設(shè)計(jì)方法,并通
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- cpld在遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)中的應(yīng)用
- 基于CPLD的遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng)的研制.pdf
- 基于cpld的多路數(shù)據(jù)采集系統(tǒng)的畢業(yè)設(shè)計(jì)
- 多路數(shù)據(jù)采集系統(tǒng)pcb
- 多路數(shù)據(jù)采集系統(tǒng).XLS
- 多路數(shù)據(jù)采集系統(tǒng).XLS
- 實(shí)用多路數(shù)據(jù)采集系統(tǒng)
- 遠(yuǎn)程無線定位與多路數(shù)據(jù)采集傳輸系統(tǒng).pdf
- 基于WEB實(shí)現(xiàn)FPGA的遠(yuǎn)程多路數(shù)據(jù)采集系統(tǒng).pdf
- 多路數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案
- 基于fpga的多路數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
- 多路數(shù)據(jù)采集系統(tǒng)畢業(yè)論文
- 多路數(shù)據(jù)采集系統(tǒng)課程設(shè)計(jì)
- 基于FPGA的多路數(shù)據(jù)采集系統(tǒng).pdf
- 多路數(shù)據(jù)采集系統(tǒng)畢業(yè)設(shè)計(jì)
- 多路數(shù)據(jù)采集系統(tǒng)畢業(yè)設(shè)計(jì)
- 課程設(shè)計(jì)---多路數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
- 多路數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于USB接口的多路數(shù)據(jù)采集系統(tǒng).pdf
- 基于fpga的多路數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)
評(píng)論
0/150
提交評(píng)論