串行硬盤技術(shù)

1、第一頁：串行通訊與并行通訊前言隨著INTEL的915平臺的發(fā)布，最新的ICH6M也進(jìn)入了我們的視野。而ICH6除了在一些電源管理特性方面有所增強(qiáng)外，也正式引入了SATA（串行ATA，以下簡稱SATA）和PCIE概念。對于筆記本來說，從它誕生的那天起就一直使用著PATA（并行ATA，以下簡稱PATA）來連接硬盤，SATA的出現(xiàn)無疑是一項硬盤接口的革命。而如今隨著INTEL的積極推動，筆記本也開始邁入SATA的陣營。關(guān)于SATA的優(yōu)勢，筆者

2、相信諸位也都有了解。確實，比起PATA，SATA有著很多不可比擬的優(yōu)勢，而筆者將在本文中透過技術(shù)細(xì)節(jié)來多其進(jìn)行分析。相信您讀完本文后會對SATA有著更深入的了解。另外由于本文主要針對筆記本和臺式機(jī)，所以諸如RAID等技術(shù)不在本文討論范圍之內(nèi)。串行通信和并行通信再進(jìn)行詳細(xì)的介紹之前，我們先了解一下串行通信和并行通信的特點。一般來說，串行通信一般由二根信號線和一根地線就可完成互相的信息的傳送。如下圖，我們看到設(shè)備A和設(shè)備B之間的信號交換僅用

3、了兩根信號線和一根地線就完成了。這樣，在一個時鐘內(nèi)，二個bit的數(shù)據(jù)就會被傳輸（每個方向一個bit，全雙工），如果能時鐘頻率足夠高，那么數(shù)據(jù)的傳輸速度就會足夠快。圖1：全雙工串行傳輸如果為了節(jié)省成本，我們也可以只用一根信號線和一根地線連接。這樣在一個時鐘內(nèi)只有一個bit被傳輸（半雙工），我們也同樣可以提高時鐘頻率來提升其速度。首先，我們需要知道總線上的時鐘頻率，比如ATA100是25MHz，PATA的并行數(shù)據(jù)線有16根，一次能傳送16b

4、it的數(shù)據(jù)。而ATA66以上的規(guī)范為了降低總線本身的頻率，PATA被設(shè)計成在時鐘的上下沿都能傳輸數(shù)據(jù)（類似DDR的原理），使得在一個時鐘周期內(nèi)能傳送32bit。這樣，我們很容易得出ATA100的速度為：25M16bit2=800Mbps=100MBytes。PATA的局限性在相同頻率下，并行總線優(yōu)于串行總線。隨著當(dāng)前硬盤的數(shù)據(jù)傳輸率越來越高，傳統(tǒng)的并行ATA接口日益逐漸暴露出一些設(shè)計上的缺陷，其中最致命的莫過于并行線路的信號干擾問題。那

5、各信號線之間是如何干擾的呢？1，首先是信號的反射現(xiàn)象。從南橋發(fā)出的PATA信號，通過扁長的信號線到達(dá)硬盤（在筆記本上對應(yīng)的也有從南橋引出PATA接口，一直布線到硬盤的接口）。學(xué)過微波通信的讀者肯定知道，信號在到達(dá)PATA硬盤后不可避免的會發(fā)生反彈，而反彈的信號必將疊加到當(dāng)前正在被傳輸?shù)男盘柹?，?dǎo)致傳輸中數(shù)據(jù)的完整性被破壞，引起接受端誤判。所以在實際的設(shè)計中，都必須要設(shè)計相應(yīng)的電路來保證信號的完整性。圖4：信號反射問題的解決我們看到，從南