2014年9月份考試脈沖電路與數(shù)字邏輯第一次作業(yè)

1、20142014年9月份考試脈沖電路與數(shù)字邏輯第一次作業(yè)月份考試脈沖電路與數(shù)字邏輯第一次作業(yè)一、單項(xiàng)選擇題（本大題共一、單項(xiàng)選擇題（本大題共100100分，共分，共4040小題，每小題小題，每小題2.52.5分）分）1.VHDL的注釋符號(hào)是（）。A.A%B.BC.CD.D2.VHDL屬于（）描述語(yǔ)言。A.A普通硬件B.B行為C.C高級(jí)D.D低級(jí)3.一位十六進(jìn)制數(shù)可以用（）位二進(jìn)制數(shù)來(lái)表示。A.A1B.B2C.C4D.D164.GAL是指

2、（）。A.A隨機(jī)讀寫(xiě)存儲(chǔ)器B.B可編程邏輯陣列C.C通用陣列邏輯D.D現(xiàn)場(chǎng)可編程門陣列5.在VHDL的端口聲明語(yǔ)句中，用（）聲明端口為具有讀功能的輸出方向。A.AinB.BoutC.CinoutD.Dbuffer6.VHDL中用來(lái)定義數(shù)字系統(tǒng)與外界接口的部分是（）。A.A實(shí)體B.B構(gòu)造體C.C庫(kù)D.D配置7.在VHDL語(yǔ)言中，每個(gè)構(gòu)造體可以有（）個(gè)進(jìn)程。A.A1B.B2C.C1個(gè)或多個(gè)D.D任意個(gè)8.嵌套使用IF語(yǔ)句，其綜合結(jié)果可實(shí)現(xiàn)（

3、）。A.A帶優(yōu)先級(jí)且條件相與的邏輯電路B.B雙向控制電路C.C條件相或的邏輯電路D.D三態(tài)控制電路9.信號(hào)代入語(yǔ)句的符號(hào)“=”的含義是（）。A.A小于等于D.A(BC)18.兩輸入與非門輸出為0時(shí)，輸入應(yīng)滿足（）。A.A兩個(gè)同時(shí)為1B.B兩個(gè)同時(shí)為0C.C兩個(gè)互為相反D.D兩個(gè)中至少有一個(gè)為019.5變量的卡諾圖包含（）個(gè)小方塊。A.A8B.B16C.C32D.D6420.邏輯變量的取值１和０可以表示（）。A.A開(kāi)關(guān)的閉合、斷開(kāi)B.B電

4、位的高、低C.C真與假D.D電流的有、無(wú)21.2421BCD碼最高位的權(quán)值是（）。A.A8B.B4C.C2D.D122.某4變量卡諾圖中有9個(gè)“0”方格7個(gè)“1”方格，則相應(yīng)的標(biāo)準(zhǔn)與或表達(dá)式中共有多少個(gè)與項(xiàng)（）？A.A9B.B7C.C16D.D不能確定23.常用的BCD碼有（）。A.A奇偶校驗(yàn)碼B.B格雷碼C.C8421碼D.D余三碼24.VHDL的實(shí)部聲明部分用來(lái)指定設(shè)計(jì)單元的（）。A.A輸入端口B.B輸出端口C.C引腳D.D以上均可