數(shù)字時鐘的綜合設計

1、1數(shù)字時鐘的綜合設計數(shù)字時鐘的綜合設計一、設計任務一、設計任務1、具有時、分、秒計時顯示功能，最大計時為23：59：59。2、用CPLDFPGA設計制作成數(shù)字時鐘的專用芯片，結合LED數(shù)碼管構成一個能夠實現(xiàn)調(diào)時和調(diào)分的數(shù)字時鐘。二、總體設計框圖二、總體設計框圖FPGA按鍵LED數(shù)碼管時鐘信號三、模塊設計具體化三、模塊設計具體化1、設計思想本設計是基于Altera公司的CycloneⅡ系列EP2C35F672C芯片，采用層次化設計方式，先

2、設計底層的器件如秒計數(shù)器、分計數(shù)器、時計數(shù)器、2選1選擇器、譯碼器，頂層設計采用原理圖形式，將底層各個器件連接起來組合成一個數(shù)字時鐘專用芯片。2、VHDL程序代碼程序代碼a、秒計數(shù)器程序、秒計數(shù)器程序libraryieeeuseieee.std_logic_1164.alluseieee.std_logic_unsigned.allentitysecondispt(clk:instd_logic3elsecount(3downto0)=

3、“0000“count(6downto4)=count(6downto4)1endifelsecount(3downto0)=count(3downto0)1enhour=0endifendifendprocessendbehavec、時計數(shù)器程序、時計數(shù)器程序libraryieeeuseieee.std_logic_1164.alluseieee.std_logic_unsigned.allentityhourispt(clk:ins

4、td_logicdaout:outstd_logic_vect(5downto0))endhourArchitecturebehaveofhourissignalcount:std_logic_vect(5downto0)begindaout=countprocess(clk)beginif(clkeventclk=1)thenifcount(5downto4)=“10“thenifcount(3downto0)=“0011“thenc

5、ount=“000000“elsecount(3downto0)=count(3downto0)1endifelsifcount(3downto0)=“1001“thencount(3downto0)=“0000“count(5downto4)=count(5downto4)1elsecount(3downto0)=count(3downto0)1endifendifendprocessendbehaved、2選1選擇器程序選擇器程序l