版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、DSP的產(chǎn)生和發(fā)展的產(chǎn)生和發(fā)展世界上第一片DSP芯片是1978年AMI公司的S2811,1979年美國Intel公司宣布生產(chǎn)的商用可編程器件2920是DSP芯片的一個主要標志。但是,這兩種芯片內(nèi)部都沒有現(xiàn)代DSP芯片所必須的單周期乘法器。1980年,日本NEC公司推出的μPD7720是第一片具有硬件乘法器的商用DSP芯片。美國德州儀器公司(TI公司)在1982年成功推出其第一代DSP芯片TMS32010及其系列產(chǎn)品。第一個采用CMOS工
2、藝生產(chǎn)浮點DSP芯片的是日本的日立(Hitachi)公司,該公司于1982年推出了浮點DSP芯片。而第一片高性能的浮點DSP芯片是AT&T公司于1984年推出的DSP32。飛思卡爾(Freescale)公司的前身摩托羅拉公司半導體部,1986年推出了定點處理器MC56001。1990年推出了與IEEE浮點格式兼容的浮點DSP芯片MC96002。到2005年,飛思卡爾公司推出了56F8300系列的定點DSP,如56F83367、56F83
3、34等。美國模擬器件公司(AnalogDevices簡稱AD)也相繼推出了一系列具有自己特點的DSP芯片其定點DSP芯片有ADSP210121032105、ASDP21112115、ADSP216121622164以及ADSP21712181等。經(jīng)過30多年的不斷技術(shù)創(chuàng)新,DSP芯片得到了突飛猛進的發(fā)展,主要表現(xiàn)在以下幾個方面:(1)制造工藝不斷提高。(2)片內(nèi)存儲器容量不斷加大。(3)內(nèi)部結(jié)構(gòu)日益完善,片內(nèi)外設(shè)接口不斷豐富。(4)處理
4、速度不斷加快。(5)運算精度不斷提高。(6)開發(fā)工具更加智能化,功能也日益強大。DSP處理器的結(jié)構(gòu)和特點為了實現(xiàn)高速數(shù)字信號處理以及實時地進行系統(tǒng)控制,DSP芯片一般都采用了不同于通用CPU和MCU的特殊軟硬件結(jié)構(gòu)。盡管不同公司的DSP其結(jié)構(gòu)不盡相同,但是在處理器結(jié)構(gòu)、指令系統(tǒng)等方面有許多共同點。也就是說,通常的DSP芯片都包含以下特點:(1)哈佛結(jié)構(gòu)和改進的哈佛結(jié)構(gòu)傳統(tǒng)的通用微處理器內(nèi)部大多采用馮諾依曼結(jié)構(gòu)(VonNeumannArc
5、hitecture)其片內(nèi)程序空間和數(shù)據(jù)空間共用一個公共的存儲空間和單一的地址與數(shù)據(jù)總線。將指令、數(shù)據(jù)存儲在同一存儲器中,統(tǒng)一編址,依靠指令計數(shù)器提供的地址對指令、數(shù)據(jù)信息進行區(qū)分。為了進一步提高DSP的處理速度,DSP芯片內(nèi)部一般采用哈佛結(jié)構(gòu)(HarvardArchitecture)或改進的哈佛結(jié)構(gòu)。哈佛結(jié)構(gòu)的最大特點是計算機具有獨立的數(shù)據(jù)存儲空間和程序存儲空間,即將數(shù)據(jù)和程序分別存儲在不同的存儲器中,每個存儲器單獨編址、獨立訪問。相
6、應(yīng)地系統(tǒng)中有獨立的數(shù)據(jù)總線和程序總線這樣就允許CPU同時執(zhí)行取指令和取數(shù)據(jù)操作,從而提高了系統(tǒng)運算速度。不過與馮諾依曼結(jié)構(gòu)相比哈佛結(jié)構(gòu)結(jié)構(gòu)更復雜。(2)流水線技術(shù)計算機在執(zhí)行一條指令時總要經(jīng)過取指令(Fetch)、譯碼(Decode)、取操作數(shù)(Oper)、執(zhí)行操作(Excute)等幾個步驟需要若干個機器周期才能完成。DSP芯片廣泛采用流水線技術(shù)(Pipline)以減少指令執(zhí)行時間,從而增強了處理器的處理能力。流水線操作就是將一條指令的
7、執(zhí)行分解成多個階段,在多條指令同時執(zhí)行過程中,每個指令的執(zhí)行階段可以相互重疊進行。流水線技術(shù)是以哈佛結(jié)構(gòu)和內(nèi)部多總線結(jié)構(gòu)為基礎(chǔ)的。通常指令重疊數(shù)也稱為流水線深度,從2~6級不等。在流水線操作中,取指令、譯碼、取操作數(shù)、執(zhí)行操作可以獨立進行。(3)硬件乘法器和乘加指令MAC在控制系統(tǒng)的算法中,乘法和累加運算是使用率比較高的基本運算。通用計算機的乘法是用軟件來實現(xiàn)的,一次乘法往往需要許多個機器周期才能完成。為了提高DSP處理器的運算速度,在
8、DSP內(nèi)核當中都集成了硬件乘法器,并且設(shè)置了MAC(乘并且累加)一類的指令??梢栽趩沃芷趦?nèi)取兩個操作數(shù),然后相乘,并將乘積加到累加器里。通常定點DSP中還會設(shè)有輸入移位寄存器和輸出移位寄存器以方便運算過程中的數(shù)字定標。(4)特殊的DSP指令在DSP中通常設(shè)有低開銷或無開銷循環(huán)及跳轉(zhuǎn)的硬件支持快速的中斷處理和硬件IO支持并具有在單周期內(nèi)操作的多個硬件地址發(fā)生器。由于具有特殊的硬件支持,為了更好地滿足數(shù)字信號處理應(yīng)用的需要在DSP芯片的指令
9、系統(tǒng)中設(shè)計了一些特殊的DSP指令,以充分發(fā)揮DSP算法及各系列芯片的特殊設(shè)計功能。這些指令大多是多功能指令,即一條指令可以完成幾種不同的操作,或者說一條指令具有幾條指令的功能。(5)豐富的片內(nèi)外設(shè)DSP處理器為了自身工作的需要和與外部環(huán)境的協(xié)調(diào)工作,往往都設(shè)置了豐富的片內(nèi)外設(shè)(OnChipPeripherals)。一般說來,DSP處理器的外設(shè)主要包括:?時鐘發(fā)生器(振蕩器與鎖相環(huán)PLL)?定時器模塊?通用IO接口?通信模塊?AD轉(zhuǎn)換模塊
10、?PWM模塊?JTAG邊界掃描邏輯電路(IEEE1149.1標準)便于對DSP處理器作片上的在線仿真,以及多DSP處理器條件下的調(diào)試。DSP處理器的性能指標經(jīng)過30多年的發(fā)展目前市場上已有上百種DSP芯片。各個DSP芯片制造商所生產(chǎn)的DSP芯片在結(jié)構(gòu)上差別很大。即使同一個公司的DSP產(chǎn)品,因為DSP類型的不同,其結(jié)構(gòu)和性能指標也常常會有非常大的差異。DSP的性能不能像PC機那樣可以用CPU的時鐘頻率和型號來表征,而必須用可量化的性能指標
11、來衡量。DSP的綜合性能指標除了與芯片的處理能力直接有關(guān)外,還與DSP的片內(nèi)、片外數(shù)據(jù)傳輸能力有關(guān)。以下是衡量DSP處理性能的一些常用指標。?MIPS(MillionInstructionPerSecond)兆條指令秒?MOPS(MillionOperationsPerSecond)兆次操作數(shù)秒?MACS(MultiplyAccumulatesPerSecond)乘累加次數(shù)秒?MFLOPS(MillionFloatingPointOpe
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
評論
0/150
提交評論