2018年6月脈沖電路與數(shù)字邏輯 ( 第3次 )作業(yè)

1、第3次作業(yè)次作業(yè)一、單項(xiàng)選擇題（本大題共一、單項(xiàng)選擇題（本大題共7575分，共分，共2525小題，每小題小題，每小題3分）分）1.設(shè)三變量情況判斷下列哪些是最小項(xiàng)()A.ACB.ABCC.ABCD.A(BC)2.一位8421BCD碼計(jì)數(shù)器至少需要（）個(gè)觸發(fā)器。A.A3B.B4C.C5D.D103.PAL是指（），其與陣列（），或陣列（）。A.A可編程陣列邏輯，可編程，固定B.B可編程邏輯陣列，固定，可編程C.C只讀存儲(chǔ)器陣列，可編程，固

2、定D.D隨機(jī)存儲(chǔ)器陣列，固定，固定4.EPROM是指（）。A.A隨機(jī)讀寫存儲(chǔ)器B.B只讀存儲(chǔ)器C.C可編程的只讀存儲(chǔ)器D.D可擦可編程的只讀存儲(chǔ)器5.下列是“與或”式的是()。A.A(BC)DB.A(BD)C.AB(CD)D.ABD6.8421BCD碼最高位的權(quán)值是（）。A.A8B.B4C.C2D.D17.在邏輯函數(shù)的卡諾圖化簡(jiǎn)中，若被合并的最小項(xiàng)數(shù)越多（畫的圈越大），則說明化簡(jiǎn)后（）。A.A乘積項(xiàng)個(gè)數(shù)越少B.B實(shí)現(xiàn)該功能的門電路少C.

3、C乘積項(xiàng)含因子少D.D以上都不是8.兩輸入與非門輸出為0時(shí)，輸入應(yīng)滿足（）。A.A兩個(gè)同時(shí)為1B.B兩個(gè)同時(shí)為0C.C兩個(gè)互為相反D.D兩個(gè)中至少有一個(gè)為09.邏輯變量的取值１和０可以表示（）。A.A開關(guān)的閉合、斷開18.如果某編碼器的輸入端14個(gè)，那么輸出端至少有（）個(gè)。A.A2B.B3C.C4D.D519.用反饋移位寄存器產(chǎn)生11101000序列，至少需要（）個(gè)觸發(fā)器。A.A2B.B3C.C4D.D820.Moe型時(shí)序電路的輸出（）

4、。A.A僅與當(dāng)前外輸入有關(guān)B.B僅與電路內(nèi)部狀態(tài)有關(guān)C.C既與外輸入也與內(nèi)部狀態(tài)有關(guān)D.D與外輸入和內(nèi)部狀態(tài)都無(wú)關(guān)21.十六路數(shù)據(jù)分配器，其地址輸入（選擇控制）端有（）個(gè)。A.A4B.B8C.C16D.D222.某邏輯函數(shù)的對(duì)偶式和反函數(shù)（）。A.A相等B.B不相等C.C不一定相等D.D相反23.對(duì)于T觸發(fā)器，若原態(tài)Qn=1，欲使新態(tài)Qn1=1，應(yīng)使輸入T=()A.0B.1C.QD.Q24.n個(gè)變量函數(shù)的最大項(xiàng)是（）。A.An個(gè)變量的積

5、項(xiàng)，它包含全部n個(gè)變量B.Bn個(gè)變量的和項(xiàng)，它包含n個(gè)原變量C.C每個(gè)變量都以原、反變量的形式出現(xiàn)，且僅出現(xiàn)一次D.Dn個(gè)變量的和項(xiàng)，它不包含全部變量25.欲使JK觸發(fā)器按Qn1=Qn工作，可使JK觸發(fā)器的輸入端()。A.J=K=0B.J=K=1C.J=QK=QD.J=QK=1二、多項(xiàng)選擇題（本大題共二、多項(xiàng)選擇題（本大題共2525分，共分，共5小題，每小題小題，每小題5分）分）1.組合邏輯電路的結(jié)構(gòu)特點(diǎn)，表現(xiàn)為（）。A.A有記憶功能B