版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、數(shù)字電子技術(shù)基礎(chǔ),四川大學(xué)電氣信息學(xué)院電工電子教學(xué)實驗中心,祝同學(xué)們身體健康!學(xué)業(yè)有成!,進(jìn)位制: 表示數(shù)時,僅用一位數(shù)碼往往不夠用,必須 用進(jìn)位計數(shù)的方法組成多位數(shù)碼。多位數(shù)碼 每一位的構(gòu)成以及從低位到高位的進(jìn)位規(guī)則 稱為進(jìn)位計數(shù)制,簡稱進(jìn)位制。,數(shù) 制,,基 數(shù): 進(jìn)位制的基數(shù),就是在該進(jìn)位制中可能用到的
2、 數(shù)碼個數(shù)。,位 權(quán)(位的權(quán)數(shù)): 在某一進(jìn)位制的數(shù)中,每一位的 大小都對應(yīng)著該位上的數(shù)碼乘上 一個固定的數(shù), 這個固定的數(shù)就是這一位的權(quán)數(shù)。權(quán)數(shù)是一個冪。,,,基本概念:,數(shù)碼為:0~9;基數(shù)是10。用字母D表示運算規(guī)律:逢十進(jìn)一,即:9+1=10。十進(jìn)制數(shù)的權(quán)展開式:,1、十進(jìn)制:,5 5?。怠。?5×103=5000,5
3、15;102=?。担埃?5×101= 50,5×100= ?。?,,,,,=5555,103、102、101、100稱為十進(jìn)制的權(quán)。各數(shù)位的權(quán)是10的冪。,同樣的數(shù)碼在不同的數(shù)位上代表的數(shù)值不同。,+,任意一個十進(jìn)制數(shù)都可以表示為各個數(shù)位上的數(shù)碼與其對應(yīng)的權(quán)的乘積之和,稱權(quán)展開式。,即:(5555)D=5×103 +5×102+5×101+5×100,又如:(209.04)
4、D= 2×102 +0×101+9×100+0×10-1+4 ×10-2,2、二進(jìn)制,數(shù)碼為:0、1;基數(shù)是2。用字母B表示運算規(guī)律:逢二進(jìn)一,即:1+1=10。二進(jìn)制數(shù)的權(quán)展開式:如:(101.01)B= 1×22 +0×21+1×20+0×2-1+1 ×2-2 ?。?5.25)D,加法規(guī)則:0+0=0,0+1=1,1+0=1,1
5、+1=10乘法規(guī)則:0.0=0, 0.1=0 ,1.0=0,1.1=1,運算規(guī)則,各數(shù)位的權(quán)是2的冪,,,,,,,二進(jìn)制數(shù)只有0和1兩個數(shù)碼,它的每一位都可以用電子元件來實現(xiàn),且運算規(guī)則簡單,相應(yīng)的運算電路也容易實現(xiàn)。,數(shù)碼為:0~7;基數(shù)是8。用字母O表示運算規(guī)律:逢八進(jìn)一,即:7+1=10。八進(jìn)制數(shù)的權(quán)展開式:如:(207.04)O= 2×82 +0×81+7×80+0×8-1+4 &
6、#215;8-2 =(135.0625)D,3、八進(jìn)制數(shù),4、十六進(jìn)制,數(shù)碼為:0~9、A~F;基數(shù)是16。用字母H來表示運算規(guī)律:逢十六進(jìn)一,即:F+1=10。十六進(jìn)制數(shù)的權(quán)展開式:如:(D8.A)H= 13×161 +8×160+10 ×16-1=(216.625)D,各數(shù)位的權(quán)是8的冪,,,,,,各數(shù)位的權(quán)是16的冪,,,,結(jié)論,①一般地,N進(jìn)制需要用到N個數(shù)碼
7、,基數(shù)是N;運算 規(guī)律為逢N進(jìn)一。②如果一個N進(jìn)制數(shù)M包含n位整數(shù)和m位小數(shù),即 (an-1 an-2 … a1 a0 · a-1 a-2 … a-m)N 則該數(shù)的權(quán)展開式為: (M)N = (an-1×Nn-1 + an-2 ×Nn-2 + … +a1
8、215;N1+ a0 ×N0+a-1 ×N-1+a-2 ×N-2+… +a-m×N-m )D ③由權(quán)展開式很容易將一個N進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)。,數(shù)制之間轉(zhuǎn)換,(1)二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù): 將二進(jìn)制數(shù)由小數(shù)點開始,整數(shù)部分向左,小數(shù)部分向右,每3位分成一組,不夠3位補(bǔ)零,則每組二進(jìn)制數(shù)便是一位八進(jìn)制數(shù)。,將N進(jìn)制數(shù)按權(quán)展開,即可以轉(zhuǎn)換為十進(jìn)制數(shù)。
9、,1、二進(jìn)制數(shù)與八進(jìn)制數(shù)的相互轉(zhuǎn)換,(1 1 0 1 0 1 0 . 0 1)B,,,0 0,0,,= (152.2)O,(2)八進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù):將每位八進(jìn)制數(shù)用3位二進(jìn)制數(shù)表示。,= ( 011 111 100 . 010 110)B,,,(374.26)O,2、二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換,1 1 1 0 1 0 1 0 0 . 0 1 1,,,(0 0
10、 0,0)B,,= (1D4.6)H,= ( 1010 1111 0100 . 0111 0110)B,(AF4.76)H,二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換,按照每4位二進(jìn)制數(shù)對應(yīng)于一位十六進(jìn)制數(shù)進(jìn)行轉(zhuǎn)換。,3、十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù),采用的方法 — 基數(shù)連除、連乘法原理:將整數(shù)部分和小數(shù)部分分別進(jìn)行轉(zhuǎn)換。 整數(shù)部分采用基數(shù)連除法,小數(shù)部分
11、 采用基數(shù)連乘法。轉(zhuǎn)換后再合并。,整數(shù)部分采用基數(shù)連除法,先得到的余數(shù)為低位,后得到的余數(shù)為高位。,小數(shù)部分采用基數(shù)連乘法,先得到的整數(shù)為高位,后得到的整數(shù)為低位。,所以:(44.375)D=(101100.011)B,,,采用基數(shù)連除、連乘法,可將十進(jìn)制數(shù)轉(zhuǎn)換為任意的N進(jìn)制數(shù)。,用一定位數(shù)的二進(jìn)制數(shù)來表示十進(jìn)制數(shù)碼、字母、符號等信息稱為編碼。,用以表示十進(jìn)制數(shù)碼、字母、符號等信息的一定位數(shù)的二進(jìn)制數(shù)稱為代碼。,二進(jìn)制碼,數(shù)字系
12、統(tǒng)只能識別0和1,怎樣才能表示更多的數(shù)碼、符號、字母呢?用編碼可以解決此問題。,二-十進(jìn)制代碼:用4位二進(jìn)制數(shù)b3b2b1b0來表示十進(jìn)制數(shù)中的 0 ~ 9 十個數(shù)碼。簡稱BCD碼。,,2421碼的權(quán)值依次為2、4、2、1;余3碼由8421碼加0011得到;格雷碼是一種循環(huán)碼,其特點是任何相鄰的兩個碼字,僅有一位代碼不同,其它位相同。,用四位自然二進(jìn)制碼中的前十個碼字來表示十進(jìn)制數(shù)碼,因各位的權(quán)值依次為8、4、2、1,故稱8421 BC
13、D碼。,,,基本邏輯關(guān)系 與 ( and ) 或 (or ) 非 ( not ),基本邏輯關(guān)系,1.與邏輯關(guān)系,規(guī)定: 開關(guān)合為邏輯“1” 開關(guān)斷為邏輯“0” 燈亮為邏輯“1” 燈滅為邏輯“0”,真值表特點: 任0 則0, 全1則1,1、“與”邏輯關(guān)系和與門,與邏輯:決定事件發(fā)生的各條件中,所有條件都具
14、備,事件才會發(fā)生(成立)。,2.二極管組成的與門電路,0.3V=邏輯0, 3V=邏輯1 此電路實現(xiàn)“與”邏輯關(guān)系,與邏輯運算規(guī)則 — 邏輯乘,3.與邏輯關(guān)系表示式,Y= A?B = AB,基本邏輯關(guān)系,0 ? 0=0 0 ? 1=01 ? 0=0 1 ? 1=1,2、“或”邏輯關(guān)系和或門,或邏輯:決定事件發(fā)生的各條件中,有一個或一個以上的條件具備,事件就會發(fā)生(成立)。,1. “或”邏輯關(guān)系,特點:任1
15、則1, 全0則0,真值表,基本邏輯關(guān)系,2.二極管組成的“或”門電路,0.3V =邏輯0, 3V =邏輯1此電路實現(xiàn)“或”邏輯關(guān)系。,0 0 00 1 11 0 11 1 1,基本邏輯關(guān)系,或邏輯運算規(guī)則 — 邏輯加,3.或邏輯關(guān)系表示式,Y=A+ B,基本邏輯關(guān)系,0+0=0 0+1=11+0=1 1+1=1,3、“非”邏輯關(guān)系與非門
16、,“非”邏輯:決定事件發(fā)生的條件只有一個,條件不具備時事件發(fā)生(成立),條件具備時事件不發(fā)生。,特點: 1則0, 0則1,1.“非”邏輯關(guān)系,基本邏輯關(guān)系,2.非門電路--三極管反相器,三極管反相器電路實現(xiàn)“非”邏輯關(guān)系。,非門表示符號:,基本邏輯關(guān)系,非邏輯— 邏輯反,3.非邏輯關(guān)系表示式,非門表示符號:,常見的幾種復(fù)合邏輯關(guān)系,將基本邏輯門加以組合,可構(gòu)成“與非”、“或非”、“異或”等門電路。,1、與非門,2、或非門,真值表特點:
17、 相同則0, 不同則1,3、 異或門,表示式:,表示式:,異或門,用基本邏輯門組成異或門,,,,4. 與或非運算:,表達(dá)式:,門電路小結(jié),門電路小結(jié),為什么需要OC門?普通與非門輸出不能直接連在一起實現(xiàn)“線與”!,集電極開路門(OC門),線與:靠線的連接實現(xiàn)與的邏輯功能。,三態(tài)門 (TSL),電路的特點:輸出電阻較小的高、低電平狀態(tài)外,還具有高輸出電阻的第三態(tài)。,,,0,結(jié)論:電路的輸出有高阻態(tài)、高電平和低
18、電平3種狀態(tài)。,1.典型的五管TTL與非門,當(dāng)輸入端有低電平時,多發(fā)射極三極管處于( )。,(a)與門 (b)OC門 (C)異或門,(a)懸空 (b)接高電位 (C)接地,(a)00 (b)01 (C)10 (d)11,(a)截止?fàn)顟B(tài)(b)深度飽和狀態(tài)(C)放大狀態(tài),2.兩輸入與非門,使輸出F=0的輸入變量取值為( )。,3.MOS與非門多余輸入端的處理方法是( )。,4.為實現(xiàn)“線與”邏輯功能,應(yīng)選用(
19、 )。,5.如果采用負(fù)邏輯分析,正與門即( )。,(a)負(fù)與門 (b)負(fù)或門 (C)或門,d,b,b,b,b,二、判斷題: 1.TTL與非門與CMOS與非門的邏輯功能不一樣。( )2.TTL門電路的額定電源電壓為+5V,使用時極性不能接反。 ( )3.可將TTL與非門多余輸入端經(jīng)電阻接+5V電源。( )4.可將TTL或非門多余輸入端接地。( )5.多個三態(tài)門的輸出端相
20、連于一總線上,使用時須只讓一個三態(tài)門傳送信號,其他門處于高阻狀態(tài)。( )6.TTL與非門采用復(fù)合管作輸出級的負(fù)載,可提高TTL與非門的帶負(fù)載能力。( )7.三輸入與非門,當(dāng)其中一個輸入端的值確定后,輸出端的值就能確定。( )8.可將與非門的輸入端并聯(lián)后作非門使用。( )9.門電路具有多個輸入端和多個輸出端。( )10.典型TTL與非門輸出高電平為5V、低電平為2V。( ),&
21、#215;,×,×,×,√,√,√,√,√,√,三、寫出圖示電路的邏輯函數(shù)表達(dá)式:,,,,,,A,A,A,A,B,B,B,B,CS,F,F,F,F,,,,,,&,,,,,,,,,,,,,,,,,,,,1,≥1,TG,,1,&,&,,,,,,,,,,△,,,,,,“1”,,TTL:F=1CMOS:F=1,,,500Ω,邏輯代數(shù)的公式、定理和規(guī)則,邏輯代數(shù)的公式和定理,(1)常量之間的
22、關(guān)系,(2)基本公式,,,分別令A(yù)=0及A=1代入這些公式,即可證明它們的正確性。,(3)基本定理,,利用真值表很容易證明這些公式的正確性。如證明A·B=B·A:,(A+B)(A+C)=AA+AB+AC+BC,分配率A(B+C)=AB+AC,=A+AB+AC+BC,等冪率AA=A,=A(1+B+C)+BC,分配率A(B+C)=AB+AC,=A+BC,0-1率A+1=1,證明分配率:A+BC=(A+B)(A+C),證明
23、:,,,,(4)常用公式,,分配率A+BC=(A+B)(A+C),0-1率A·1=1,,,,分配率A(B+C)=AB+AC,,0-1率A+1=1,,,,,不同表達(dá)式之間的相互轉(zhuǎn)換舉例,作業(yè):P120 3.3.1 (f),(l),(m),邏輯函數(shù)的最小項及其性質(zhì),如果一個函數(shù)的某個乘積項包含了函數(shù)的全部變量,其中每個變量都以原變量或反變量的形式出現(xiàn),且僅出現(xiàn)一次,則這個乘積項稱為該函數(shù)的一個標(biāo)準(zhǔn)積項,通常稱為最小項。,
24、3個變量A、B、C可組成8個最小項:,邏輯函數(shù)的卡諾圖化簡,1、最小項,通常用符號mi來表示最小項。下標(biāo)i的確定:把最小項中的原變量記為1,反變量記為0,當(dāng)變量順序確定后,可以按順序排列成一個二進(jìn)制數(shù),則與這個二進(jìn)制數(shù)相對應(yīng)的十進(jìn)制數(shù),就是這個最小項的下標(biāo)i。,3個變量A、B、C的8個最小項可以分別表示為:,2、最小項的表示方法,,,,3、最小項的性質(zhì):,①任意一個最小項,只有一組變量取值使其值為1。,③全部最小項的和必為1。,,
25、②任意兩個不同的最小項的乘積必為0。,4、邏輯函數(shù)的最小項表達(dá)式,任何一個邏輯函數(shù)都可以表示成唯一的一組最小項之和,稱為標(biāo)準(zhǔn)與或表達(dá)式,也稱為最小項表達(dá)式。,如果列出了函數(shù)的真值表,則只要將函數(shù)值為1的那些最小項相加,便是函數(shù)的最小項表達(dá)式。,,,,,將真值表中函數(shù)值為0的那些最小項相加,便可得到反函數(shù)的最小項表達(dá)式。,1、卡諾圖:將真值表或邏輯函數(shù)式用一個特 定的方格圖表示,稱為卡諾圖。,最小項: 輸入
26、變量的每一種組合。,卡諾圖的畫法:(二輸入變量),輸入變量,卡諾圖化簡邏輯函數(shù),輸入變量,卡諾圖的畫法(三輸入變量),四輸入變量卡諾圖,有時為了方便,用二進(jìn)制對應(yīng)的十進(jìn)制表示單元格的編號。單元格的值用函數(shù)式表示。,F( A , B , C )=?( 1 , 2 , 4 , 7 ),F(A,B,C,D)=?(0,2,3,5,6,8,9,10,11, 12,13,14,15),邏輯函數(shù)以一般的邏輯表達(dá)式給出:先將函數(shù)變換為與或表達(dá)式(不
27、必變換為最小項之和的形式),然后在卡諾圖上與每一個乘積項所包含的那些最小項(該乘積項就是這些最小項的公因子)相對應(yīng)的方格內(nèi)填入1,其余的方格內(nèi)填入0。,2、卡諾圖的填寫,,,,,,,,,,,,,,,,,,例:,變換為與或表達(dá)式,3、卡諾圖化簡的依據(jù),任何兩個(21個)標(biāo)1的相鄰最小項,可以合并為一項,并消去一個變量(消去互為反變量的因子,保留公因子)。,,,,,,,,,,,任何4個(22個)標(biāo)1的相鄰最小項,可以合并為一項,
28、并消去2個變量。,,,,,,BD,任何8個(23個)標(biāo)1的相鄰最小項,可以合并為一項,并消去3個變量。,,D,小結(jié):相鄰最小項的數(shù)目必須為個才能合并為一項, 并消去個變量。包含的最小項數(shù)目越多,即 由這些最小項所形成的圈越大,消去的變量 也就越多,從而所得到的邏輯表達(dá)式就越簡 單。這就是利用卡諾圖化
29、簡邏輯函數(shù)的基本原理。,適用輸入變量為3、4個的邏輯代數(shù)式的化簡;化簡過程比公式法簡單直觀。,3)每一項可重復(fù)使用,但每一次新的組合,至少包含一個未使用過的項,直到所有為1的項都被使用后化簡工作方算完成。,1)上、下、左、右相鄰 (n=0,1,2,3)個項,可組成一組。,2)先用面積最大的組合進(jìn)行化簡,利用吸收規(guī)則,可吸收掉n個變量。,用卡諾圖化簡的規(guī)則: 對于輸出為1的項,4、卡諾圖化簡,4)每一個組合中的公因子構(gòu)成一個“與”項,
30、然后將所有“與”項相加,得最簡“與或”表示式。5)無所謂項當(dāng)“1”處理。,用卡諾圖化簡規(guī)則(續(xù)),例1,Y=A+B,或門,,A,,B,4)每一個組合中的公因子構(gòu)成一個“與”項,然后將所有“與”項相加,得最簡“與或”表示式。5)無所謂項當(dāng)“1”處理。,用卡諾圖化簡規(guī)則(續(xù)),例1,Y=A+B,或門,,A,,B,圖形法化簡的基本步驟,邏輯表達(dá)式或真值表,卡諾圖,,,1,1,合并最小項,,最簡與或表達(dá)式,2,,,,,CD,冗余項,,,2,
31、,3,,3,將代表每個圈的乘積項相加,BD,例2,用卡諾圖化簡,,,,,,,F=(A,B,C,D)= (0,2,3,5,7,8,9,10,11,12,13,14,15),,,用卡諾圖化簡,例3,例4:,首先: 邏輯代數(shù)式?卡諾圖,1,1,含約束項的邏輯函數(shù)的化簡,函數(shù)可以隨意取值(可以為0,也可以為1)或不會出現(xiàn)的變量取值所對應(yīng)的最小項稱為隨意項,也叫做約束項或無關(guān)項。 用符號“φ”、“×”或“d
32、”表示。,1、約束項,例如:判斷一位十進(jìn)制數(shù)是否為偶數(shù)。,輸入變量A,B,C,D取值為0000~1001時,邏輯函數(shù)Y有確定的值,根據(jù)題意,偶數(shù)時為1,奇數(shù)時為0。,A,B,C,D取值為1010 ~1111的情況不會出現(xiàn)或不允許出現(xiàn),對應(yīng)的最小項屬于隨意項。用符號“φ”、“×”或“d”表示。,隨意項之和構(gòu)成的邏輯表達(dá)式叫做 隨意條件或約束條件,用一個值恒為 0 的條件等式表示。,含有隨意條件的邏輯函數(shù)可以表示成如下形式:,2
33、、含隨意項的邏輯函數(shù)的化簡,在邏輯函數(shù)的化簡中,充分利用隨意項可以得到更加簡單的邏輯表達(dá)式,因而其相應(yīng)的邏輯電路也更簡單。在化簡過程中,隨意項的取值可視具體情況取0或取1。具體地講,如果隨意項對化簡有利,則取1;如果隨意項對化簡不利,則取0。,不利用隨意項的化簡結(jié)果為:,利用隨意項的化簡結(jié)果為:,例5:已知真值表如圖,用卡諾圖化簡。,化簡時可以將無所謂狀態(tài)當(dāng)作1或 0,目的是得到最簡結(jié)果。,,F=A,,P121 3.2.2
34、 (e),(f),(g),(h),L(A,B,C,D)=?m(0,2,4,6,9,13)+ ? d(1,3,5,7,11,15),邏輯函數(shù)的表示方法,,五種表示方法,卡諾圖,波形圖,邏輯函數(shù)的表示法,1、真值表,真值表:是由變量的所有可能取值組合及其對應(yīng)的函 數(shù)值所構(gòu)成的表格。,真值表列寫方法:每一個變量均有0、1兩種取值,n個變
35、量共有2i種不同的取值,將這2i種不同的取值按順序(一般按二進(jìn)制遞增規(guī)律)排列起來,同時在相應(yīng)位置上填入函數(shù)的值,便可得到邏輯函數(shù)的真值表。,邏輯函數(shù)的表示方法,一輸入變量,二種組合,二輸入變量,四種組合,三輸入變量,八種組合,真值表,邏輯函數(shù)的表示方法,四輸入變量,16種組合,真值表(四輸入變量),例如:當(dāng)A=B=1、或則B=C=1時,函數(shù)Y=1;否則Y=0。,,,,,2、邏輯表達(dá)式,邏輯表達(dá)式:是由邏輯變量和與、或、非3種
36、 運算符連接起來所構(gòu)成的式子。,函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式的列寫方法:將函數(shù)的真值表中那些使函數(shù)值為1的最小項相加,便得到函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式。,3、卡諾圖,卡諾圖:是由表示變量的所有可能取值組 合的小方格所構(gòu)成的圖形。,邏輯函數(shù)卡諾圖的填寫方法:在那些使函數(shù)值為1的變量取值組合所對應(yīng)的小方格內(nèi)填入1,其余的方格內(nèi)填入0,便得到該函數(shù)的卡諾圖。,4、邏輯圖
37、,邏輯圖:是由表示邏輯運算的邏輯符號 所構(gòu)成的圖形。,Y=AB+BC,AB,BC,Y,5、波形圖,波形圖:是由輸入變量的所有可能取值組合的 高、低電平及其對應(yīng)的輸出函數(shù)值的 高、低電平所構(gòu)成的圖形。,Y=AB+BC,0?。啊。啊。?0?。啊。薄。?0 1?。啊。?0?。薄。薄。?1?。啊。啊。?1?。啊。薄。?1 1?。啊?/p>
38、1,1?。薄。薄。?0?。啊。啊。?,,,,分析方法步驟:,組合邏輯電路的分析方法和設(shè)計方法,組合邏輯電路的分析方法,組合邏輯電路的分析方法,邏輯圖,邏輯表達(dá)式,,,1,1,,最簡與或表達(dá)式,化簡,2,,,2,從輸入到輸出逐級寫出,最簡與或表達(dá)式,,3,真值表,,3,,4,電路的邏輯功能,當(dāng)輸入A、B、C中有2個或3個為1時,輸出Y為1,否則輸出Y為0。所以這個電路實際上是一種3人表決用的組合電路:只要有2票或3票同意,表決就通過。,,
39、4,邏輯圖,邏輯表達(dá)式,例1:,最簡與或表達(dá)式,真值表,用與非門實現(xiàn),電路的輸出Y只與輸入A、B有關(guān),而與輸入C無關(guān)。Y和A、B的邏輯關(guān)系為:A、B中只要一個為0,Y=1;A、B全為1時,Y=0。所以Y和A、B的邏輯關(guān)系為與非運算的關(guān)系。,電路的邏輯功能,例2:,例3:,本圖功能:二選一電路。,M=0時:門1輸出恒為1, A信號被拒之門外。,方法步驟:,根據(jù)題意列真值表,組合邏輯電路的設(shè)計,例1:用與非門設(shè)計一個舉重裁判表決電路。設(shè)舉
40、 重比賽有3個裁判,一個主裁判和兩個副裁判。 杠鈴?fù)耆e上的裁決由每一個裁判按一下自 己面前的按鈕來確定。只有當(dāng)兩個或兩個以 上裁判判明成功,并且其中有一個為主裁判時, 表明成功的燈才亮。,設(shè)主裁判為變量A,副裁判分別為B和C;表示成功與否的燈為Y,根據(jù)邏輯要求列出真值表。,設(shè)主裁判為變量A,副裁判分別為B和C;表示成功與否的燈為
41、Y,根據(jù)邏輯要求列出真值表。,卡諾圖,最簡與或表達(dá)式,邏輯變換,邏輯電路圖,1,1,1,,,Y=,AB,+AC,,例2,設(shè)計一個三人表決邏輯電路,要求: 三人A、B、C各控制一個按鍵,按下為“1”,不按為“0”。多數(shù)(?2)按下為通過。通過時L=1,不通過L=0。用與非門實現(xiàn)。,2、用畫卡諾圖化簡,L= AC + BC + AB,3、 寫出最簡“與或”式,1、列真值表,用與非門實現(xiàn)邏輯電路,例3: 交通燈故障監(jiān)測邏輯電路的設(shè)計。,紅燈
42、R黃燈Y綠燈G,單獨亮?正常,黃、綠同時亮?正常,其他情況?不正常,,,,2、卡諾圖?化簡,3、寫最簡邏輯式,設(shè):燈亮為“1”,不亮為“0”,正常為“0”,不正常為“1”。,例3,4、用基本邏輯門構(gòu)成邏輯電路,若要求用與非門構(gòu)成邏輯電路呢?,用與非門構(gòu)成邏輯電路,74138集成譯碼器,真值表,輸入:自然二進(jìn)制碼,輸出:低電平有效,,常用類型:,2線— 4線譯碼器 型號: 74LS1393 線— 8線譯碼器
43、 型號: 74LS1384 線— 16線譯碼器 型號: 74LS154,譯碼器的應(yīng)用,1)邏輯函數(shù)產(chǎn)生器2)用二進(jìn)制譯碼 器實現(xiàn)碼制變換3)計算機(jī)中的地址譯碼電路4)數(shù)據(jù)分配器,用途:,1、用二進(jìn)制譯碼器實現(xiàn)邏輯函數(shù),①寫出函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式,并變換為 與非-與非形式。,②畫出用二進(jìn)制譯碼器和與非門實現(xiàn)這些函 數(shù)的接線圖。,例2:用一個3線—8線譯碼器產(chǎn)生函數(shù) F=
44、m0+m2+m4+m7 (邏輯函數(shù)產(chǎn)生器),由74LS138構(gòu)成的1路-8路數(shù)據(jù)分配器,3、集成數(shù)據(jù)選擇器,型號:74LS153(國產(chǎn)T1153--T4153)雙4選1數(shù)據(jù)選擇器,集成8選1數(shù)據(jù)選擇器74LS151,,74LS151的真值表,根據(jù)已知輸出函數(shù)來構(gòu)成函數(shù)產(chǎn)生器的過程是:1)將函數(shù)變換成最小項表達(dá)式;2)根據(jù)最小項表達(dá)式確定各數(shù)據(jù)輸入端的二元 常量。,用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)的步驟:,例1:試用8選1數(shù)據(jù)選擇器
45、產(chǎn)生邏輯函數(shù),解:把式,變換成最小項表達(dá)式,由上式可知C3、C5、C6、C7為邏輯1,其它輸入為邏輯0。由此得到邏輯函數(shù)產(chǎn)生器如下圖所示:,例2:試用上例的數(shù)據(jù)選擇器產(chǎn)生 L=A?B?C。,解:根據(jù)邏輯表達(dá)式L=A?B?C列出真值表,如右表所示。,由表中對應(yīng)L為1的最小項可知,C1、C2、C4、C7為1,其它輸入為0。得到的函數(shù)產(chǎn)生器如下圖所示。,,寫出F1、F2的函數(shù)表達(dá)式,觸發(fā)器,概述,構(gòu)成組合邏輯電路的基本單元為邏輯
46、門,而構(gòu)成時序邏輯電路的基本單元是觸發(fā)器。,基本RS觸發(fā)器,0 0,禁止,波形圖(時序圖),,,,,,置1,置0,置1,置1,置1,保持,不允許,,,,,,,同步RS觸發(fā)器,,CP=1時,工作情況與基本RS觸發(fā)器相同。,同步觸發(fā)器,1. 電路組成,觸發(fā)器功能表,R、S控制端,CP R S Q n+1 說明 1 0 0 Qn 保持 1 0 1 1
47、 置1 1 1 0 0 清0 1 1 1 不定 避免 0 ? ? Qn 保持,時鐘控制電平觸發(fā)的R-S觸發(fā)器,時鐘控制 —只有CP=1時,輸出端狀態(tài)才能改變,電平觸發(fā)— 在CP=1時,控制端R、S的電平(1或0)發(fā)生變化時,輸出端狀態(tài)才改變,2. 功能分析,波形圖,,,,,,,,,,,不變,不變,不變,不變,不變,不變,置1,置0,
48、置1,置0,不變,邊沿D觸發(fā)器,維持—阻塞型J-K觸發(fā)器 (續(xù)),R復(fù)位端 S置位端 R=0,S=1時Q=0 R=1,S=0時Q=1正常工作時 R=1,S=1,R、S端功能,CP下降沿觸發(fā)的J-K觸發(fā)器的R、S功能相同,,J、K控制端的功能,CP上升沿觸發(fā),維持—阻塞型J-K觸發(fā)器(續(xù)),CP 下降沿觸發(fā)的J-K觸發(fā)器J、K功能相同,只是在CP下降沿觸發(fā),用J-K觸發(fā)器構(gòu)成2分頻器,,當(dāng)JK=11時,在CP
49、上升沿翻轉(zhuǎn),FQ = FCP/2,RS,JK甩空或通過4.7k?的電阻接高電平,,T觸發(fā)器,在CP操作下,根據(jù)輸入信號T的情況不同,凡是具有保持和計數(shù)功能的電路都叫T型觸發(fā)器。,結(jié)構(gòu): 在JK觸發(fā)器中,令J=K=T則有,可知:T觸發(fā)器的功能 是當(dāng)T為1時,為 計數(shù)狀態(tài);當(dāng)T為 0時為保持狀態(tài)。,T觸發(fā)器,狀態(tài)圖,時序圖,,,,,,,,,D觸發(fā)器,在CP操作下,根據(jù)輸入信號D情況的不同,具有置 0、
50、置1功能的電路稱為D觸發(fā)器。,特性方程:,特性表,驅(qū)動表,波形圖,在數(shù)字電路中,凡在CP時鐘脈沖控制下,根據(jù)輸入信號D情況的不同,具有置0、置1功能的電路,都稱為D觸發(fā)器。,D觸發(fā)器,,畫波形P209 5.2.4,,A=0,B=1,,A=0,電路圖,時鐘方程、驅(qū)動方程和輸出方程,狀態(tài)方程,狀態(tài)圖、狀態(tài)表或時序圖,判斷電路邏輯功能,,,,1,2,3,5,時序電路的分析方法,時序電路的分析步驟:,計算,,4,,例,時鐘方程:,
51、輸出方程:,同步時序電路的時鐘方程可省去不寫。,驅(qū)動方程:,1,寫方程式,2,求狀態(tài)方程,JK觸發(fā)器的特性方程:,將各觸發(fā)器的驅(qū)動方程代入,即得電路的狀態(tài)方程:,3,計算、列狀態(tài)表,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0 0
52、 1,0 1 1,1 0 1,1 1 1,0 0 0,0 1 0,1 0 0,1 1 0,0,0,0,0,1,1,0,0,4,畫狀態(tài)圖、時序圖,狀態(tài)圖,5,電路功能,時序圖,有效循環(huán)的6個狀態(tài)分別是0~5這6個十進(jìn)制數(shù)字的格雷碼,并且在時鐘脈沖
53、CP的作用下,這6個狀態(tài)是按遞增規(guī)律變化的,即:000→001→011→111→110→100→000→…所以這是一個用格雷碼表示的六進(jìn)制同步加法計數(shù)器。當(dāng)對第6個脈沖計數(shù)時,計數(shù)器又重新從000開始計數(shù),并產(chǎn)生輸出Y=1。,例,輸出方程:,同步時序電路,時鐘方程省去。,驅(qū)動方程:,1,寫方程式,2,求狀態(tài)方程,T觸發(fā)器的特性方程:,將各觸發(fā)器的驅(qū)動方程代入,即得電路的狀態(tài)方程:,3,計算、列狀態(tài)表,,,,,,,,,4,5,電路功能
54、,由狀態(tài)圖可以看出,當(dāng)輸入X =0時,在時鐘脈沖CP的作用下,電路的4個狀態(tài)按遞增規(guī)律循環(huán)變化,即:00→01→10→11→00→…當(dāng)X=1時,在時鐘脈沖CP的作用下,電路的4個狀態(tài)按遞減規(guī)律循環(huán)變化,即:00→11→10→01→00→…可見,該電路既具有遞增計數(shù)功能,又具有遞減計數(shù)功能,是一個2位二進(jìn)制同步可逆計數(shù)器。,畫狀態(tài)圖時序圖,例,異步時序電路,時鐘方程:,驅(qū)動方程:,1,寫方程式,2,求狀態(tài)方程,D觸發(fā)器的特性方程:
55、,將各觸發(fā)器的驅(qū)動方程代入,即得電路的狀態(tài)方程:,3,計算、列狀態(tài)表,,,,,,,,,4,5,電路功能,由狀態(tài)圖可以看出,在時鐘脈沖CP的作用下,電路的8個狀態(tài)按遞減規(guī)律循環(huán)變化,即:000→111→110→101→100→011→010→001→000→…電路具有遞減計數(shù)功能,是一個3位二進(jìn)制異步減法計數(shù)器。,畫狀態(tài)圖、時序圖,,,在數(shù)字電路中,能夠記憶輸入脈沖個數(shù)的電路稱為計數(shù)器。,計數(shù)器,二進(jìn)制計數(shù)器,十進(jìn)制計數(shù)器,N進(jìn)制計數(shù)
56、器,加法計數(shù)器,同步計數(shù)器,異步計數(shù)器,減法計數(shù)器,可逆計數(shù)器,加法計數(shù)器,減法計數(shù)器,可逆計數(shù)器,二進(jìn)制計數(shù)器,十進(jìn)制計數(shù)器,N進(jìn)制計數(shù)器,,,,,,······,計數(shù)器,集成同步計數(shù)器,1、常用數(shù)字集成電路計數(shù)器芯片舉例:,74LS160 4位同步十進(jìn)制加法計數(shù)器,直接清除74LS161 4位同步二進(jìn)制加法計數(shù)器,直接清除74LS162
57、 4位同步十進(jìn)制加法計數(shù)器,同步清除74LS163 4位同步二進(jìn)制加法計數(shù)器,同步清除,74LS190 4位同步十進(jìn)制加/減法計數(shù)器74LS191 4位同步二進(jìn)制加/減法計數(shù)器74LS192 4位同步十進(jìn)制加/減法計數(shù)器,帶清除74LS193 4位同步二進(jìn)制加/減法計數(shù)器,帶清除,任意 N進(jìn)制計數(shù)器,利用現(xiàn)有的成品計數(shù)器外加適當(dāng)?shù)碾娐愤B
58、接成任意進(jìn)制計數(shù)器。用M進(jìn)制集成計數(shù)器構(gòu)成N進(jìn)制計數(shù)器時,如果M>N,則只需一片M進(jìn)制計數(shù)器;如果M<N,則要多片M進(jìn)制計數(shù)器。,反饋清零法:適用于有清零輸入端的集成計數(shù)器。原理是 不管輸出處于哪一狀態(tài),只要在清零輸入端 加一低電平電壓,輸出會立即從那個狀態(tài)回 到0000狀態(tài),清零信號消失后,計數(shù)器又可 以從0000開始重新計
59、數(shù)。,反饋置數(shù)法:適用于具有預(yù)置功能的集成計數(shù)器。對于具有 預(yù)置數(shù)功能的計數(shù)器而言,在其計數(shù)過程中, 可以將它輸出的任意一個狀態(tài)通過譯碼,產(chǎn)生 一個預(yù)置數(shù)控制信號反饋至預(yù)置數(shù)控制端,在 下一個CP脈沖作用后,計數(shù)器會把預(yù)置數(shù)輸入 端A、B、C、D的狀態(tài)置入輸出端。預(yù)置數(shù)控制 信號消失后,計數(shù)器就
60、從被置入的狀態(tài)開始重 新計數(shù)。,1、用同步清零端或置數(shù)端歸零構(gòu)成N進(jìn)置計數(shù)器,2、用異步清零端或置數(shù)端歸零構(gòu)成N進(jìn)置計數(shù)器,(1)寫出狀態(tài)SN-1的二進(jìn)制代碼。(2)求歸零邏輯,即求同步清零端或置數(shù)控制端信號的邏輯表達(dá)式。(3)畫連線圖。,(1)寫出狀態(tài)SN的二進(jìn)制代碼。(2)求歸零邏輯,即求異步清零端或置數(shù)控制端信號的邏輯表達(dá)式。(3)畫連線圖。,在前面介紹的集成計數(shù)器中,清零、置數(shù)均采用同步方式的有7
61、4LS163;均采用異步方式的有74LS193、74LS197、74LS192;清零采用異步方式、置數(shù)采用同步方式的有74LS161、74LS160;有的只具有異步清零功能,如CC4520、74LS190、74LS191;74LS90則具有異步清零和異步置9功能。,,,用74LS161來構(gòu)成一個十二進(jìn)制計數(shù)器。,SN=S12=1100,例,D0~D3可隨意處理,D0~D3必須都接0,SN-1=S11=1011,例1:用74161構(gòu)成九進(jìn)
62、制計數(shù)器。異步清零,同步置數(shù),例2:用74HCT161組成256進(jìn)制計數(shù)器。,集成計數(shù)器74LS90 (國產(chǎn)T4290)的邏輯結(jié)構(gòu)及功能,74LS90-2分頻和5分頻的十進(jìn)制計數(shù)器,時鐘,輸出,控制信號,(下降沿觸發(fā)),一位二進(jìn)制計數(shù)器,三位五進(jìn)制計數(shù)器,,74LS90的功能(計數(shù)功能),2分頻器,(二進(jìn)制計數(shù)器),(五進(jìn)制計數(shù)器),5分頻器,74LS90的功能(置9端、清0端的功能),由74LS90構(gòu)成任意進(jìn)制計數(shù)器,,(1)用一片7
63、4LS90組成BCD碼異步十進(jìn)制計數(shù)器,計數(shù)轉(zhuǎn)換狀態(tài)表如下:,,,用74LS90組成的異步十進(jìn)制計數(shù)器 轉(zhuǎn)換狀態(tài)表,每一個CPA的下降沿,QA翻轉(zhuǎn)一次,每一個QA的下降沿(1→0),QB翻轉(zhuǎn)一次,,,,,,(2) 用一片74LS90組成六進(jìn)制計數(shù)器,CP,進(jìn)位脈沖,計數(shù)脈沖,當(dāng)QCQB=11時,將輸出清0,先接成十進(jìn)制計數(shù)器,波形圖,(2) 用一片74LS90組成六進(jìn)制計數(shù)器(續(xù)),總結(jié): 用一片74LS90設(shè)計N進(jìn)制計數(shù)器的一般
64、方法,第N個CP脈沖后,由輸出端的“1”去控制清0端R0(1)、R0(2),將輸出端全部清0,練習(xí)1: 下圖是幾進(jìn)制計數(shù)器?,答: 8進(jìn)制,輸出端狀態(tài)的變化范圍:0000~0111,練習(xí)2: 下圖是幾進(jìn)制計數(shù)器?,答: 7進(jìn)制,練習(xí)3: 九進(jìn)制計數(shù)器如何設(shè)計?,第9個CP脈沖后,QDQCQBQA=1001時,用QD 和QA的1去R0(1)、 R0(2)將輸出清0,用一片74LS90設(shè)計九進(jìn)制計數(shù)器,(3) 用2片74LS90組成
65、100進(jìn)制計數(shù)器,方法: 用2個十進(jìn)制計數(shù)器級聯(lián),框圖如下:,CP,計數(shù)脈沖,個位向十位的進(jìn)位脈沖,個位,十位,詳細(xì)電路圖如下:,十進(jìn)制計數(shù)器,十進(jìn)制計數(shù)器,,用2片74LS90組成100進(jìn)制計數(shù)器,,100進(jìn)制計數(shù)器,計數(shù)范圍: 00~99,十位,個位,串行移位寄存器,用D觸發(fā)器組成的移位寄存器,Di,Q4,經(jīng)4個CP脈沖,Di 出現(xiàn)在Q4上,,,Q1 Q2 Q3 Q4,由D觸發(fā)器組成的串行移位寄存器功能表,PROM 中的
66、內(nèi)容只能寫一次,有時仍嫌不方便,于是又發(fā)展了一種可以改寫多次的 ROM,簡稱 EPROM。它所存儲的信息可以用紫外線或 X 射線照射擦去,然后又可以重新編制信息。,ROM 的主要技術(shù)指標(biāo)是存儲容量。 它一般用[ 存儲字?jǐn)?shù):2N ] ?[ 輸出位數(shù):M ] 來表示( 其中N為存儲器的地址線數(shù) )。例如:128字? 8位、1024字? 8位等。,脈沖在數(shù)字電路中的應(yīng)用極為普遍,它的獲取 和分析是數(shù)字電路的一個組成部分
67、。,脈沖產(chǎn)生與變換電路,數(shù)字電路中應(yīng)用最多的是矩形脈沖波,獲得矩形脈沖波的方法有兩種:1、利用各種形式的多諧振蕩器直接產(chǎn)生;2、利用各種整形電路把已有的周期性變化波形變換為所需 的矩形脈沖波。,概述,產(chǎn)生矩形脈沖的幾種電路:1、脈沖整形電路:它們雖然不能產(chǎn)生脈沖信號,但卻能把其它形式的周期性信號變換為矩形脈沖信號,達(dá)到整形的目的。它們包括單穩(wěn)態(tài)觸發(fā)器和施密特觸發(fā)器。2、自激的脈沖振蕩器:它們不需要外加輸入信
68、號,只要接通直流電源,就能自動產(chǎn)生脈沖信號。多諧振蕩器屬于此種類型。3、555定時器是一種用途很廣的集成電路,可以組成單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器和多諧振蕩器。將作重點介紹。,概述,模擬信號?數(shù)字信號: A/D轉(zhuǎn)換器 (ADC-Analog Digital Converter),數(shù)字信號?模擬信號: D/A轉(zhuǎn)換器 (DAC- Digital Analog Converter),數(shù)/模轉(zhuǎn)換器和模/數(shù)轉(zhuǎn)換器,(
69、2) D/A的組成 由三部分電路組成,? 電阻網(wǎng)絡(luò)? 模擬電子開關(guān)? 求和運算放大器,倒T型電阻網(wǎng)絡(luò) DAC,(1)分辨率 分辨率用輸入二進(jìn)制數(shù)的有效位數(shù)表示。在分辨率為n位的D/A轉(zhuǎn)換器中,輸出電壓能區(qū)分2n個不同的輸入二進(jìn)制代碼狀態(tài),能給出2n個不同等級的輸出模擬電壓。分辨率也可以用D/A轉(zhuǎn)換器的最小輸出電壓與最大輸出電壓的比值來表示。10位D/A轉(zhuǎn)換器的分辨率為:,DAC的主要技術(shù)指標(biāo),(2
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 數(shù)字電子技術(shù)基礎(chǔ)教案
- 數(shù)字電子技術(shù)基礎(chǔ) 2
- 數(shù)字電子技術(shù)基礎(chǔ)—試題—解答
- 電子技術(shù)基礎(chǔ)(數(shù)字部分) 筆記
- 電子技術(shù)基礎(chǔ)數(shù)字部分試題
- 數(shù)字電子技術(shù)基礎(chǔ)習(xí)題答案
- 電子技術(shù)基礎(chǔ)(數(shù)字部分)課件
- 電子技術(shù)基礎(chǔ)(數(shù)字部分)課件
- 數(shù)字電子技術(shù)基礎(chǔ)試題及答案
- 數(shù)字電子技術(shù)基礎(chǔ)課后答案
- 數(shù)字電子技術(shù)基礎(chǔ)習(xí)題及答案
- 數(shù)字電子技術(shù)基礎(chǔ)試題及答案
- 《數(shù)字電子技術(shù)基礎(chǔ)》課后習(xí)題答案
- 《數(shù)字電子技術(shù)基礎(chǔ)》總復(fù)習(xí)(10.11.11)
- 數(shù)字電子技術(shù)基礎(chǔ)試題及答案
- 數(shù)字電子技術(shù)基礎(chǔ)習(xí)題及 答案
- 第1章 數(shù)字電子技術(shù)基礎(chǔ)
- 數(shù)字邏輯課程設(shè)計--數(shù)字電子技術(shù)基礎(chǔ)
- 831電子技術(shù)基礎(chǔ)831電子技術(shù)基礎(chǔ)
- 831電子技術(shù)基礎(chǔ)831電子技術(shù)基礎(chǔ)
評論
0/150
提交評論