集成電路概述

1、1集成電路的重要性信息化基礎的十項關鍵技術(shù)微電子技術(shù)軟件技術(shù)計算機技術(shù)通信技術(shù)信息網(wǎng)絡技術(shù)多媒體技術(shù)虛擬現(xiàn)實技術(shù)信息安全技術(shù)數(shù)字技術(shù)與數(shù)字化生活生物電子技術(shù)知識經(jīng)濟的支柱產(chǎn)業(yè)—微電子產(chǎn)業(yè)和科學技術(shù)對我國以及世界經(jīng)濟都有著舉足輕重的作用，成為一個國家綜合國力的重要標志之一。微電子芯片和軟件是信息產(chǎn)業(yè)的基礎和核心。原始硅材料經(jīng)過人們的設計和一系列特定的工藝技術(shù)加工創(chuàng)造，將體現(xiàn)信息采集、加工、運算、傳輸、存儲和隨動執(zhí)行功能的信息系統(tǒng)集成并固化

2、在硅芯片上，成為信息化的基礎，一芯千金?，F(xiàn)代經(jīng)濟發(fā)展的數(shù)據(jù)表明，GNP每增長100需要10元左右電子信息工業(yè)產(chǎn)值和1元集成電路產(chǎn)值的支持。以單位質(zhì)量鋼筋對GNP的貢獻為1計算，則小汽車為5，彩電為30，計算機為1000，而集成電路的貢獻率則高達2000。微電子技術(shù)和產(chǎn)業(yè)成為世界各國綜合國際競爭力的標志之一。目前以集成電路為核心的電子信息產(chǎn)業(yè)超過了以汽車、石油、鋼鐵為代表的傳統(tǒng)工業(yè)成為第一大產(chǎn)業(yè)成為改造和拉動傳統(tǒng)產(chǎn)業(yè)邁向數(shù)字時代的強大引擎

3、和雄厚基石。1999年全球集成電路的銷售額為1250億美元而以集成電路為核心的電子信息產(chǎn)業(yè)的世界貿(mào)易總額約占世界GNP的3%現(xiàn)代經(jīng)濟發(fā)展的數(shù)據(jù)表明每l~2元的集成電路產(chǎn)值帶動了10元左右電子工業(yè)產(chǎn)值的形成進而帶動了100元GDP的增長。目前發(fā)達國家國民經(jīng)濟總產(chǎn)值增長部分的65%與集成電路相關；美國國防預算中的電子含量已占據(jù)了半壁江山(2001年為43.6%)。預計未來10年內(nèi)世界集成電路銷售額將以年平均15%的速度增長2010年將達到6

4、000~8000億美元。作為當今世界經(jīng)濟競爭的焦點擁有自主版權(quán)的集成電路已日益成為經(jīng)濟發(fā)展的命脈、社會進步的基礎、國際競爭的籌碼和國家安全的保障。集成電路的發(fā)展1946第一臺通用計算機電子數(shù)字集成計算器ENIAC(ElectronicNumericalIntegratCalculat)18000個真空電子管1947貝爾實驗室鍺NPN晶體管。1952年提出了集成電路的設想。1958年發(fā)明了第一塊集成電路，12個元件，鍺半導體。GdonMo

5、e:Intel的創(chuàng)立者。預言：每個芯片晶體管的數(shù)目以指數(shù)形式增加，每18個月翻一番。自從1958年集成電路誕生以來，經(jīng)歷了：SSSSIIMMSSIILLSSIIVVLLSSIIUULLSSIIGGSSII晶晶體體管管數(shù)數(shù)110099門門數(shù)數(shù)110088集成電路工藝的發(fā)展特點特征尺寸越來越?。ń?jīng)歷了3、1、0.8、0.5、0.35微米的發(fā)展，目前達到了0.18微米的水平，而當前國際水平為0.09微米）；芯片尺寸越來越大；單片上的晶體管數(shù)目

6、越來越多；時鐘頻率越來越快；電源電壓越來越低；布線層數(shù)越來越多；IO引腳越來越多；集成電路的發(fā)展方向開發(fā)超高速的集成電路；超高集成度電路；低功耗集成電路；專用集成電路；SoC是國際超大規(guī)模集成電路的發(fā)展趨勢和新世紀集成電路的主流SOC的三大支持技術(shù)★軟硬件協(xié)同設計?面向各種系統(tǒng)的功能劃分理論：計算機、通訊等★IP技術(shù)?軟IP核：行為描述?固IP核：門級描述?硬IP核：以基于深亞微米的新器件模型和電路模擬基礎上、在速度與功耗上經(jīng)過優(yōu)化并有

7、最大工藝容差的模塊最有價3短、可靠性高、承擔風險小。在電子系統(tǒng)開發(fā)階段的硬件驗證過程中，一般都采用可編程邏輯器件，以期盡快開發(fā)新的產(chǎn)品，迅速占領市場。等大批量生產(chǎn)時，再根據(jù)實際情況轉(zhuǎn)換成前面的幾種方法中的一種進行“再設計”。集成電路設計流程1系統(tǒng)規(guī)范說明（SystemSpecification）包括系統(tǒng)化功能、性能、物理尺寸、設計模式、制造工藝、設計周期、設計費用等等2行為設計（SystemC、VerilogVHDL）3行為模擬驗證：主

8、要是檢驗用戶的設計是否實現(xiàn)了Specification需要的功能。激勵與控制：輸入端口設置，測試向量，測試模式設置，同步。響應分析器和監(jiān)測器：可以及時監(jiān)控輸出信號變化，可以判斷輸出信號是正確、合法、錯誤、非法等等。測試基準（Testbench）：通常是指對設計進行一系列的輸入或者激勵，然后有選擇的觀察相應。(verilogC)驗證工具：VCS(VerilogCompileSimulatSynopsys)4綜合與優(yōu)化綜合：是將行為描述的電

9、路、RTL級的電路轉(zhuǎn)換到門級的過程；它是根據(jù)一個系統(tǒng)邏輯功能與性能的要求，在一個包含眾多結(jié)構(gòu)、功能、性能均已知的邏輯元件的單元庫的支持下，尋找出一個邏輯網(wǎng)絡結(jié)構(gòu)的最佳實現(xiàn)方案。綜合主要包括三個階段：轉(zhuǎn)換(Translation)、優(yōu)化(Optimization)與映射(Mapping)。★轉(zhuǎn)換階段：將高層語言描述的電路用門級的邏輯來實現(xiàn)，構(gòu)成初始的未優(yōu)化的電路。★優(yōu)化與映射：對已有的初始電路進行分析，去掉電路中的冗余單元，并對不滿足限制

10、條件的路徑進行優(yōu)化，然后將優(yōu)化之后的電路映射到由制造商提供的工藝庫上。DC(DesignCompilerSynopsys)5靜態(tài)時序分析STA(StaticTimingAnalysis)靜態(tài)時序分析STA（StaticTimingAnalysis）:是驗證設計的時序是否正確的一種非常有效的方法。靜態(tài)時序分析的基本思想:是在設計中找到關鍵路徑★關鍵路徑是設計中決定芯片最大工作頻率的信號傳播路徑執(zhí)行靜態(tài)時序分析可以分為三個基本步驟:★第一步