數(shù)字電路課程設(shè)計洗衣機控制器的設(shè)計_第1頁
已閱讀1頁，還剩15頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、08電氣8班彭亮學(xué)號:200816106121課程設(shè)計報告課程設(shè)計報告學(xué)生姓名：彭亮組成員：鄭淑芳吳俊劉靖彭亮專業(yè)班級：08級電自8班學(xué)號：20081610612時間：2010年12月20日08電氣8班彭亮學(xué)號:200816106123bgxh:INSTD_LOGICX_add_time:INSTD_LOGICX_minus_time:INSTD_LOGICstart_1:INSTD_LOGICstart_2:INSTD_LOGICT_

2、MINUS_TIME:INSTD_LOGICT_ADD_TIME:INSTD_LOGICyuy_z_TIME:INSTD_LOGICxl_out:OUTSTD_LOGICcp1_out:OUTSTD_LOGIClight:OUTSTD_LOGICxi_yi_out:OUTSTD_LOGIC_VECT(7DOWNTO0)liucsj_out:OUTSTD_LOGIC_VECT(7DOWNTO0)zt_2_out:OUTSTD_LOGIC_

3、VECT(7DOWNTO0)zt_1_out:OUTSTD_LOGIC_VECT(7DOWNTO0))endentityarchitectureJGTofxiyijiisTYPESTATESIS(S0S1S2S3S4s5s6s7s8s9)SIGNALs:STATESSIGNALxidi:STD_LOGIC_VECT(7DOWNTO0)SIGNALTUOSHUI:STD_LOGIC_VECT(7DOWNTO0)SIGNALPIAOXI:S

4、TD_LOGIC_VECT(7DOWNTO0)SIGNALzhushui:STD_LOGIC_VECT(7DOWNTO0)SIGNALPAISHUI:STD_LOGIC_VECT(7DOWNTO0)signalyuyue:std_logic_vect(7downto0)SIGNALxlsj:STD_LOGIC_VECT(7DOWNTO0)SIGNALxiyi:STD_LOGIC_VECT(7DOWNTO0)SIGNALbgsj:STD_

5、LOGIC_VECT(7DOWNTO0)signalzt1:std_logic_vect(7downto0)signalzt2:std_logic_vect(7downto0)signalliucsj:std_logic_vect(7downto0)SIGNALxl:STD_LOGICSIGNALcishu:integerrange0to5signalcp:std_logicbeginPROCESS(CPINR)BEGINIFR=1TH

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論