功率放大器外文翻譯---應用于功率放大器的過壓保護電路

1、本科畢業(yè)論文（設計）外文翻譯0外文翻譯：應用于功率放大器的過壓保護電路原文來源：Electronics, Circuits and Systems．15th IEEE International Conference ,2008． ICECS 2008:161-164譯文正文：摘要隨著移動通信設備對更高集成度和更低成本的需求的增加，使用 CMOS 功率放大器來代替 GaAs 或者 SiGe 功率放大器的趨勢越來越大。雖然目前 CMOS

2、價格相對比較低廉，但是其射頻性能存在劣勢，而且還有低的擊穿電壓。這個問題特別體現(xiàn)在 PA 的輸出級，當負載不匹配是，導致高電壓駐波比（VSWR）并在 PA 輸出高峰峰值電壓。本文在 0.13mm CMOS 工藝下設計了一個 27dBm PA，包括VSWR 保護電路。一個控制回路檢測在 PA 輸出端的高電壓振幅尖峰以降低 PA 的增益，從而降低輸出電壓擺幅達到理想值。1、引言 、引言功率放大器是每個射頻發(fā)射機的最重要部分之一。大多數(shù)功率放

3、大器是基于 SiGe 或 GaAs 工藝技術，而收發(fā)器和基帶電路更加傾向于使用低成本的標準 CMOS 技術。CMOS PA 可以使得整個完整的無線電系統(tǒng)集成在單個芯片中，這對于成本和面積的減少是相當可觀的。雖然 CMOS PA 的設計是一個非常大的挑戰(zhàn)，但是現(xiàn)代深亞微米 CMOS 工藝的性能接近 SiGe 或 GaAs PA 更加具有吸引力。一個主要的問題是將在所有可能的情況之下保證可靠的操作。如果負載失配時，在 PA 輸出端將導致高的

4、 VSWR，這個問題對于標準 CMOS 晶體管的低擊穿電壓非常重要。本文提出了一種用于 CMOS 功率放大器的 VSWR 保護電路。該電路另外設計附加在一個輸出功率為 27 dBm 的兩級差分功率放大器中。這個 PA 的設計是為了集成在 DECT 電話芯片中，和參考文獻[1]類似。PA 的設計細節(jié)和測試結果參照文獻[2]。本文結果如下：首先簡單介紹了 PA 的非理想影響。第三部分介紹了可能的解決方案。第四部分給出了 PA 的整體結果和設

5、計。接著對 VSWR 保護電路做了詳細的介紹，最后給出了測試和仿真結果。2、PA 的非理想因素 的非理想因素CMOS PA 的可靠性問題主要包括三個方面：由于熱載流子效應，模擬 CMOS 電路的 RF 性能會退化[3]。當漏極電場強度高時，溝道電子將對 Si-SiO2 表層產(chǎn)生破壞，從而出現(xiàn)熱載流子效應。這將導致 MOSFET 的開啟電壓增大使得跨導降低。電遷移通常是指在電場的作用下導電離子運動造成元件或電路失效的現(xiàn)象。它可能會導致線路

6、空隙，甚至差距，導致了芯片的破壞。電遷移是一個問題，尤其是當大的直流電流密度存在同一個線路中。最后，CMOS 晶體管的一個致命威脅是柵氧化層或 PN 結暴露在過高的電壓下會直接被擊穿。0.13?m 工藝的柵級擊穿電壓根據(jù)晶體管的種類在 4.5V~8.5V 之間。PN 結的反向擊穿電壓約為7V。3、天線上負載失配造成的過高電壓 、天線上負載失配造成的過高電壓本科畢業(yè)論文（設計）外文翻譯2圖 2B 輸出匹配和差分至單端轉(zhuǎn)換負載阻抗變換和差分

7、到單端轉(zhuǎn)換被微型 LC 利用。差分負載阻抗功率放大器輸出轉(zhuǎn)變的是相同的頻率，它是由高次諧波的不平等。因此，在不同峰值電壓漏輸出駐波比時，可能會有所不同應用條件。因此，有必要監(jiān)測與過壓檢測器都漏輸出的峰值電壓C: 過電壓檢測:對于過電壓檢測電路如圖 3 它由 n 個二極管鏈和一個并聯(lián)電阻電容組成。在最后節(jié)點射頻射出二極管鏈是連接到功率放大器漏極輸出節(jié)點。在正常運作的二極管的電壓 N?Vknee 總和大于最大漏極電壓擺幅較大。因此，輸出電壓

8、不加載和功率放大器的表現(xiàn)也沒有變差。如果在駐波比情況下，PA 的峰值輸出電壓超過 n?Vknee，通過二極管鏈和電容器的電流。電壓 Vcontrol，這是用來控制偏壓，上升到 Vcontrol = VRFout - nVknee。高阻抗并聯(lián)電阻必須履行的駐波條件，允許功率放大器返回正常狀態(tài)。或者到一個高阻抗低偏置電阻器使用，有可能節(jié)省芯片面積。很顯然，采用二極管連接的 PMOS 晶體管，用晶體管代替二極管是不可能的。一個二極管連接的晶體