基于SoC FPGA的視頻播放器設(shè)計(jì).pdf

1、由于FPGA技術(shù)的不斷發(fā)展和創(chuàng)新,新一代FPGA的發(fā)展趨勢(shì)已成為RISC處理器與FPGA的集成、融合與優(yōu)化。近日,Altera公司和英國(guó)ARM公司聯(lián)手在FPGA架構(gòu)中集成800MHz ARM Cortex-A9 MPCore,推出Arria V和Cyclone V SoC FPGA。SoC FPGA發(fā)揮了FPGA邏輯控制對(duì)大量數(shù)據(jù)進(jìn)行高速處理的優(yōu)勢(shì)和ARM軟件編程靈活的特點(diǎn),提供了可觀的并行和串行處理能力,實(shí)現(xiàn)了兩者功能的互補(bǔ)。在開發(fā)具

2、有復(fù)雜算法和控制邏輯的系統(tǒng)體現(xiàn)了卓越的性能。
　　首先,本文介紹了SoC FPGA的結(jié)構(gòu)和性能,以及ARROW發(fā)布的Altera SOC開發(fā)板。并在此基礎(chǔ)上詳細(xì)介紹了SoC FPGA的軟硬件開發(fā)環(huán)境Qsys和DS-5以及開發(fā)流程,充分體現(xiàn)了軟硬件協(xié)同設(shè)計(jì)的思想。
　　然后,由 ARM處理器讀取外部存儲(chǔ)器的兩段視頻數(shù)據(jù),用軟件完成 MPEG視頻的解碼。本設(shè)計(jì)的解碼采用libmpeg2-0.5.1解碼庫(kù),在DS-5中導(dǎo)入該庫(kù)并和

3、設(shè)計(jì)文件聯(lián)合編譯,即可在設(shè)計(jì)文件中調(diào)用該庫(kù)完成解碼。再將解碼后的數(shù)據(jù)通過AXI總線傳輸?shù)脚cFPGA相連的DDR3中以待處理。
　　最后,FPGA讀取DDR3中的視頻數(shù)據(jù),用Altera提供的視頻圖像處理IP核對(duì)視頻、背景及其他圖像做一系列的轉(zhuǎn)換和匹配等工作。首先將視頻轉(zhuǎn)換為Avalon-ST視頻協(xié)議形式,再用 Color Plane Sequencer轉(zhuǎn)換色彩平面樣本通過Avalon-ST接口的傳輸方式。這兩個(gè)視頻構(gòu)成圖層1和圖層