基于VHDL的數(shù)字存儲(chǔ)示波器的設(shè)計(jì)與開(kāi)發(fā).pdf

1、隨著集成電路(IC)技術(shù)的發(fā)展，電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)逐漸成為模擬與數(shù)字集成電路系統(tǒng)的重要設(shè)計(jì)手段。電子設(shè)計(jì)自動(dòng)化是實(shí)現(xiàn)電子系統(tǒng)或電子產(chǎn)品自動(dòng)化設(shè)計(jì)的技術(shù)，它與電子技術(shù)、微電子技術(shù)的發(fā)展密切相關(guān)，它吸收了計(jì)算機(jī)科學(xué)領(lǐng)域的大多數(shù)最新研究成果，以高性能計(jì)算機(jī)作為工作平臺(tái)，促進(jìn)了工程發(fā)展。EDA技術(shù)的發(fā)展始于70年代，至今經(jīng)歷了三個(gè)階段。電子線路CAD(計(jì)算機(jī)輔助設(shè)計(jì))是EDA發(fā)展的初級(jí)階段，80年代初期，形成了CAE(計(jì)算機(jī)輔助工程)

2、，也就是所謂的EDA技術(shù)中級(jí)階段，90年代出現(xiàn)了以自動(dòng)綜合器和硬件描述語(yǔ)言為基礎(chǔ)，全面支持電子設(shè)計(jì)自動(dòng)化的ESDA(電子系統(tǒng)設(shè)計(jì)自動(dòng)化)，即高級(jí)EDA階段，也就是目前常說(shuō)的EDA。使用EDA技術(shù)設(shè)計(jì)的結(jié)果既可以用FPGA/CPLD來(lái)實(shí)施驗(yàn)證，也可以直接做成專用集成電路(ASIC)。EDA的一個(gè)重要特征就是使用硬件描述語(yǔ)言(HDL)來(lái)完成設(shè)計(jì)文件。誕生于1982年的VHDL語(yǔ)言是IEEE確認(rèn)的標(biāo)準(zhǔn)硬件描述語(yǔ)言，在電子設(shè)計(jì)領(lǐng)域已經(jīng)廣泛應(yīng)用。

3、 本文首先綜述了EDA技術(shù)和PLD器件的發(fā)展概況；然后對(duì)數(shù)字存儲(chǔ)示波器的原理進(jìn)行介紹和分析；接著介紹使用FPGA進(jìn)行開(kāi)發(fā)設(shè)計(jì)的優(yōu)點(diǎn)以及VHDL語(yǔ)言和MAXPLUS軟件的特點(diǎn)，也介紹了本文的設(shè)計(jì)方案；接下來(lái)介紹使用EDA技術(shù)，用VHDL語(yǔ)言完成了DSO(數(shù)字存儲(chǔ)示波器)的底層控制及主要功能部件的設(shè)計(jì)工作；最后介紹了EDA技術(shù)的前沿發(fā)展趨勢(shì)及系統(tǒng)開(kāi)發(fā)中的幾點(diǎn)體會(huì)。 本文的技術(shù)難點(diǎn)在于控制器和用EAB實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)的設(shè)計(jì)，主要體

4、現(xiàn)在對(duì)狀態(tài)機(jī)的設(shè)計(jì)上；通過(guò)用狀態(tài)機(jī)實(shí)現(xiàn)ADC控制器，可以看出VHDL語(yǔ)言具有很多的優(yōu)勢(shì)和特點(diǎn)。 示波器是電子測(cè)量中一種最常用的儀器，它可以用來(lái)觀察、測(cè)量、記錄各種瞬時(shí)物理現(xiàn)象并顯示其與時(shí)間關(guān)系的電子儀器。數(shù)字存儲(chǔ)示波器的原理是利用A/D轉(zhuǎn)換把被測(cè)模擬信號(hào)變?yōu)閿?shù)字信號(hào)，然后存入存儲(chǔ)器中，需要顯示的時(shí)候，將存儲(chǔ)器中存儲(chǔ)的內(nèi)容調(diào)出，通過(guò)相應(yīng)的D/A轉(zhuǎn)換恢復(fù)為模擬信號(hào)顯示。 本文設(shè)計(jì)的數(shù)字存儲(chǔ)示波器是在通用示波器的基礎(chǔ)上進(jìn)行改造