面向胚胎型仿生硬件的電路劃分算法研究.pdf

1、胚胎型仿生硬件（簡(jiǎn)稱胚胎電子）是一種具備故障自主修復(fù)功能的數(shù)字集成電路。該電路借鑒了細(xì)胞學(xué)中冗余備份思想，采用了陣列化設(shè)計(jì)，使陣列中的每個(gè)電路模塊（簡(jiǎn)稱細(xì)胞）都具備通用的硬件結(jié)構(gòu)，當(dāng)工作細(xì)胞發(fā)生故障時(shí)可由冗余細(xì)胞替換，節(jié)省了離線維修成本。但是，該電路存在兩個(gè)問(wèn)題：一是布線資源增加導(dǎo)致的芯片面積開銷過(guò)大，二是關(guān)鍵路徑時(shí)延增加導(dǎo)致的設(shè)計(jì)無(wú)法滿足時(shí)序約束。
　　為了解決這兩個(gè)問(wèn)題，本文基于超圖理論分別提出了面積最優(yōu)的MinWire劃分算

2、法和時(shí)序最優(yōu)的MaxFreq劃分算法，分別降低了互連線數(shù)量，縮短了關(guān)鍵時(shí)延路徑。ISCAS89測(cè)試集的電路劃分結(jié)果表明，和現(xiàn)有的hMetis、FM、VPack電路劃分算法相比，本文提出的MinWire算法和MaxFreq算法分別在面積優(yōu)化方面和時(shí)序優(yōu)化方面達(dá)到了最優(yōu)。
　　胚胎電子的終極目標(biāo)是實(shí)現(xiàn)專用集成芯片，為了達(dá)到芯片工藝需求，細(xì)胞陣列應(yīng)該既滿足時(shí)序約束，還具有較少的布線數(shù)量。本文結(jié)合MinWire算法和MaxFreq算法的優(yōu)

3、勢(shì)，實(shí)現(xiàn)了時(shí)序約束下面積最優(yōu)的BestPerf劃分算法，折衷了布線數(shù)量和關(guān)鍵路徑時(shí)延兩項(xiàng)標(biāo)，使劃分結(jié)果的綜合性能得到改善。本文將BioRS232仿生硬件的發(fā)數(shù)模塊作為算法應(yīng)用對(duì)象，以細(xì)胞陣列的線網(wǎng)面積、關(guān)鍵路徑時(shí)延以及配置存儲(chǔ)器利用率作為優(yōu)化指標(biāo)，對(duì)比分析了BestPerf和hMetis、FM、VPack算法的劃分效果。Design Compiler的分析報(bào)告表明，在對(duì)BioRS232的發(fā)數(shù)模塊的劃分結(jié)果中，BestPerf算法在綜合性