穿墻成像雷達數(shù)字處理技術研究.pdf

1、穿墻成像雷達(Through-Wall Imaging Radar, TWIR)能夠穿透非金屬墻壁等障礙物，對墻后目標進行成像、檢測、識別和跟蹤，在軍事（反恐、探雷、墻內(nèi)目標探測）、民用（安防、災后生命救援）方面均有十分廣泛的應用。數(shù)字處理機子系統(tǒng)作為穿墻成像雷達的核心模塊之一，直接影響著整個穿墻成像雷達的性能與效率。隨著穿墻成像雷達技術的不斷發(fā)展與用戶對系統(tǒng)實時性需求的不斷提高，數(shù)字處理機子系統(tǒng)的結構日趨復雜，數(shù)據(jù)吞吐量與處理所需運算

2、量的不斷增加使得傳統(tǒng)的數(shù)字處理方案面臨嚴峻挑戰(zhàn)。傳統(tǒng)的基于單核單片處理芯片的數(shù)字處理方案允許承載的運算量小，處理速度慢，難以適應穿墻成像雷達系統(tǒng)的快速發(fā)展。本文結合某型穿墻成像雷達的實際需求，利用高速 FPGA(Field Programmable Gate Array）與多核DSP（Digital Signal Processor）設計了一種新的處理機架構，有效完成了收發(fā)系統(tǒng)控制、回波數(shù)據(jù)采集、高速串行接口以及多核DSP并行處理軟件的

3、設計，實測處理結果表明本文所提方法相對傳統(tǒng)穿墻成像雷達數(shù)字處理方法有較大的性能提升。本文的具體工作內(nèi)容如下：
　　1.針對某型穿墻成像雷達在數(shù)字處理過程中的算法運算量和數(shù)據(jù)量的具體需求，設計了相應的數(shù)字處理機系統(tǒng)方案，確定了處理機核心芯片的選型以及互聯(lián)結構組成。
　　2.完成了以 FPGA為核心的采集控制模塊的設計，包括數(shù)據(jù)采集模塊的實現(xiàn)方式，收發(fā)系統(tǒng)的控制邏輯設計和高速串行接口的設計；并且針對步進頻穿墻成像雷達系統(tǒng)設計了一

4、種新的步進頻掃頻方法，可大幅度減小單幀信號掃描時長。
　　3.設計了穿墻成像雷達成像算法的多核并行處理方案，根據(jù)穿墻成像雷達成像處理流程中各階段數(shù)據(jù)量和處理時間對任務進行了均衡分割與分配，以最大限度提高任務執(zhí)行效率和多核處理器的利用率。最后設計了一種核間通信機制，確保各內(nèi)核之間流暢的通信以及子任務的同步。
　　4.將設計的數(shù)字處理系統(tǒng)成功應用于某型穿墻成像雷達系統(tǒng)，通過試驗測試了系統(tǒng)的實時性與成像性能，驗證了所提步進頻掃頻方