基于FPGA的并聯(lián)型有源電力濾波器研究.pdf

1、隨著電網(wǎng)中非線性負(fù)載的大量使用，使得電網(wǎng)中存在大量的諧波和無功電流，降低了電網(wǎng)的供電質(zhì)量。并聯(lián)型有源電力濾波器作為一種動態(tài)抑制諧波和補償無功的電力電子裝置，得到廣泛的使用。目前有源電力濾波器從補償?shù)姆椒▉砜矗梢苑譃槿a償和選擇性補償兩種，本文重點研究了并聯(lián)型有源電力濾波器的選擇性諧波補償技術(shù)。
　　本文首先針對并聯(lián)型有源電力濾波數(shù)字控制系統(tǒng)存在的延時問題，研究了數(shù)字控制系統(tǒng)的延時對并聯(lián)型有源電力濾波器選擇性諧波補償效果的影響。在

2、分析過程中將并聯(lián)型有源電力濾波器數(shù)字系統(tǒng)的延時分為兩類，即諧波檢測部分延時和環(huán)路控制延時。諧波檢測部分延時改變電流跟蹤基準(zhǔn)信號大小，直接影響補償電流的精度。而環(huán)路控制延時存在于閉環(huán)內(nèi)，影響系統(tǒng)的穩(wěn)定性。在保證系統(tǒng)同樣的相角裕度時，環(huán)路控制延時變長，系統(tǒng)帶寬不斷減小，間接影響系統(tǒng)的補償精度。同時通過數(shù)學(xué)的推導(dǎo)，得出了減小諧波補償系統(tǒng)的延時的方法，然后針對帶延時環(huán)節(jié)的并聯(lián)型有源電力濾波器系統(tǒng)進(jìn)行數(shù)學(xué)建模分析。由于實際使用的理想的比例諧振調(diào)節(jié)

3、器存在抗電網(wǎng)擾動差和相角滯后對系統(tǒng)造成不穩(wěn)定問題，本文從這兩點出發(fā)，對理想比例諧振調(diào)節(jié)器進(jìn)行了改進(jìn)，得到一種帶相角補償?shù)谋壤C振調(diào)節(jié)器數(shù)學(xué)模型。并利用了波特圖和奈奎斯特圖各自的優(yōu)點，對帶相角補償?shù)谋壤C振調(diào)節(jié)器進(jìn)行了參數(shù)設(shè)計，其主要的設(shè)計的思想是加調(diào)節(jié)器后補償延時造成的相角滯后和入網(wǎng)諧波電流剔除率最優(yōu)。最后對比了電流環(huán)采用比例積分調(diào)節(jié)器對諧波電流跟蹤產(chǎn)生的誤差的大小，體現(xiàn)帶相角補償?shù)谋壤C振調(diào)節(jié)器對諧波電流跟蹤的優(yōu)勢，并通過仿真驗證了本

4、文所設(shè)計參數(shù)的有效性。在上述分析的基礎(chǔ)上，構(gòu)建了以FPGA為核心的有源濾波器數(shù)字控制系統(tǒng)，其中主要包括諧波電流檢測、諧波電流跟蹤、數(shù)字PWM模塊設(shè)計。分析了FPGA數(shù)字控制系統(tǒng)中存在的延時時間，并同目前常用的DSP數(shù)字控制系統(tǒng)進(jìn)行對比，得到本文基于FPGA為控制器的并聯(lián)型有源電力濾波器在減小延時上的優(yōu)勢。最后搭建了一臺20A的單相并聯(lián)型有源電力濾波器系統(tǒng)，介紹了主功率電路的參數(shù)。在實驗平臺的基礎(chǔ)上，采用本文所研究的比例積分調(diào)節(jié)器和比例諧