基于三網(wǎng)融合的數(shù)字接口調(diào)制解調(diào)模塊設(shè)計(jì).pdf

1、隨著通信和信息產(chǎn)業(yè)的高速發(fā)展，國(guó)家大力推進(jìn)三網(wǎng)（電信網(wǎng)、廣播電視網(wǎng)、互聯(lián)網(wǎng)）融合相關(guān)的工作，以實(shí)現(xiàn)信息化水平的全面提高。本文以三網(wǎng)融合的技術(shù)需求為背景，研制了射頻前端的數(shù)字接口調(diào)制解調(diào)模塊。
　　系統(tǒng)設(shè)計(jì)方案采用零中頻結(jié)構(gòu)，保證系統(tǒng)小型化和高集成度的要求，在調(diào)制鏈路DAC輸入端及解調(diào)鏈路ADC輸出端提供數(shù)字接口，能夠較好的與基帶數(shù)字信號(hào)處理系統(tǒng)相連。系統(tǒng)共分為調(diào)制鏈路模塊，解調(diào)鏈路模塊，采樣時(shí)鐘分配模塊，鎖相頻率本振源模塊，基帶控

2、制及FPGA數(shù)據(jù)模塊六個(gè)部分。調(diào)制鏈路又可以細(xì)分為DAC數(shù)模轉(zhuǎn)換子模塊和正交上變頻子模塊，解調(diào)鏈路又可以細(xì)分為正交下變頻子模塊，基帶可編程放大子模塊和ADC模數(shù)轉(zhuǎn)換子模塊。在設(shè)計(jì)中，首先對(duì)收發(fā)鏈路進(jìn)行了系統(tǒng)級(jí)仿真和預(yù)算分析，在此基礎(chǔ)上對(duì)每個(gè)模塊進(jìn)行了詳細(xì)的電路設(shè)計(jì)，主要包括模塊外圍電路設(shè)計(jì)，模塊電源設(shè)計(jì)，模塊中主要芯片的寄存器配置，以及模塊內(nèi)芯片與芯片之間、模塊間的接口電路設(shè)計(jì)。
　　實(shí)驗(yàn)測(cè)試結(jié)果顯示，數(shù)字接口調(diào)制解調(diào)模塊覆蓋了廣

3、播電視UHF頻段，GSM900，GSM1800，3G，4G等主要通信頻段，并在此基礎(chǔ)上有所拓展。調(diào)制鏈路測(cè)試信號(hào)帶寬為5MHz至40MHz，采用QPSK和16QAM調(diào)制方式，保證數(shù)模轉(zhuǎn)換器接近數(shù)字滿量程輸入情況下，EVM測(cè)試結(jié)果整體小于1.7％，ACLR整體小于-60dBc;整體回環(huán)鏈路測(cè)試的信號(hào)帶寬為5MHz至18MHz，采用QPSK和16QAM調(diào)制方式，保證模數(shù)轉(zhuǎn)換器接近數(shù)字滿量程輸出情況下，EVM測(cè)試結(jié)果整體小于1.7％;采用10