基于FPGA的示波記錄儀的高速數(shù)據(jù)處理.pdf

1、隨著電子信息技術的飛速發(fā)展，數(shù)據(jù)處理類儀器已經(jīng)被廣泛的應用于各個領域，同時人們對數(shù)據(jù)處理的各方面要求也不斷提高。示波記錄儀是一個功能強大的數(shù)據(jù)采集系統(tǒng)，能同步測量多路不同組合的電信號和物理信號；同時也是一個可以捕獲和分析瞬態(tài)事件，記錄和顯示歷史事件的記錄系統(tǒng)。目前我國不具備示波記錄儀的生成能力，主要依賴進口。成功研發(fā)示波記錄儀，掌握其關鍵技術，提高自主研發(fā)能力，具有深遠的現(xiàn)實意義。其中如何對通道數(shù)可變、采樣率可變的高速數(shù)據(jù)進行采集和如何

2、實現(xiàn)對它們的實時記錄是示波記錄儀數(shù)據(jù)處理設計的核心技術和研發(fā)難點。
　　本文主要基于以 FPGA為核心的信號處理板為硬件平臺，來實現(xiàn)示波記錄儀的高速數(shù)據(jù)處理。本文首先根據(jù)示波記錄儀的功能需求和技術指標，搭建了示波記錄儀的高速數(shù)據(jù)處理構架。然后對多通道數(shù)據(jù)采集和實時記錄兩個技術難點進行了深入剖析。
　　對于通道采集模塊設計，要應對通道數(shù)為1到128可變和采樣率為25kS/s到100MS/s可變的采集輸入，本文采用了統(tǒng)一按最大通

3、道數(shù)128和最大采樣率100MS/s處理數(shù)據(jù)的總體方案。然后每個通道用200M DDR ISERDES對采集的數(shù)據(jù)進行串并轉換，再根據(jù)不同時基對應的不同抽點系數(shù)對采集數(shù)據(jù)做抽點處理，最后采集系統(tǒng)還會對采集的數(shù)據(jù)進行三種數(shù)據(jù)獲取模式的數(shù)據(jù)處理。三種獲取模式為：正常采集、峰值檢測模式和高分辨率模式。
　　對于實時記錄模塊設計，本文采用同樣的方法應對通道數(shù)1到16可變和采樣率100kS/s到1MS/s可變的總體方案。然后用基于乒乓操作的

4、DDR2 SDRAM來實現(xiàn)對高速數(shù)據(jù)的實時緩存，來解決高速數(shù)據(jù)不同模塊間的速率匹配問題。最后本文用本地接口為50MHz時鐘的PEX8311實現(xiàn)的PCIe協(xié)議，來實現(xiàn)信號處理板與上位機的通信。
　　本文以信號處理板為核心搭建了測試平臺，進行功能性驗證。多通道采集模塊中的200M DDR ISERDES和100MS/s采樣率數(shù)據(jù)輸入下的數(shù)據(jù)獲取模式都得到成功驗證；實時記錄模塊中DDR2乒乓操作切換操作和50MHz本地時鐘的PCIe讀寫