F-CX指控部件的設計優(yōu)化與形式化驗證.pdf

1、F-CX是一款采用先進的超長指令字結構的32位高性能數(shù)字信號處理器。為了解決VLIW引起的代碼體積膨脹問題，F(xiàn)-CX在跨邊界派發(fā)技術的基礎上采用了變長指令集技術，流水線則通過采用分支延遲槽機制降低分支代價。這些技術的實現(xiàn)提高了性能，但也使得指控部件的邏輯控制變得更為復雜，硬件開銷增大，一方面功耗增加，另一面功能驗證變得更加困難。本文主要完成了對F-CX指控部件的低功耗設計優(yōu)化和基于IFV工具的形式化驗證。
　　本文的主要完成的工作

2、如下：
　　1）設計優(yōu)化取指派發(fā)部件，在32位固定指令包格式的基礎上引入混合指令包格式，實現(xiàn)對混合指令包格式的取指派發(fā)控制，主要包括指令預譯碼，并行位編碼，一級指令窗口，異常產(chǎn)生等功能。混合指令包中存在三種類型的指令：16位壓縮指令；32位指令；報頭指令。報頭指令表示指令包中各行指令類型等信息。
　　2）采用低功耗設計對指控部件的RTL級代碼進行優(yōu)化，功耗由Spyglass工具進行評估。設計中主要采用門控時鐘技術關閉循環(huán)緩存

3、和取指模塊空閑時的時鐘，采用信號門控技術控制多個指令譯碼器和子模塊的輸入翻轉，以及優(yōu)化模塊內(nèi)部的組合邏輯.本文通過低功耗設計，有效降低了指控部件功耗。
　　3）采用IFV工具對指控部件進行形式化驗證。對取指部件，將功能點抽象為兩個屬性，從而對更為復雜的功能進行驗證；對派發(fā)部件的驗證，通過建立派發(fā)模型，針對模型與設計的一致性進行驗證；對中斷和異常部件的驗證，本文基于時序波形圖進行驗證。最終通過IFV工具，本文發(fā)現(xiàn)了模擬驗證未發(fā)現(xiàn)的若