GPON中ONU的鏈路設(shè)計與FPGA實現(xiàn).pdf

1、隨著IP業(yè)務(wù)的快速發(fā)展、三網(wǎng)合一的推進以及最近4G網(wǎng)絡(luò)的建設(shè),人們對帶寬的需求不斷增加,GPON技術(shù)以其傳輸速率高、效率高、覆蓋范圍廣、全業(yè)務(wù)支持以及提供可靠的QoS保證等優(yōu)勢,已被運營商視為接入網(wǎng)綜合化、寬帶化改造的理想技術(shù)。GPON的核心技術(shù)特征主要體現(xiàn)在傳輸匯聚(TC)層,本文是在TC層上利用FPGA技術(shù)設(shè)計了GPON中ONU的上下行鏈路。
　　本研究首先對比于APON、EPON,分析了GPON的優(yōu)勢所在,對GPON系統(tǒng)的結(jié)

2、構(gòu)與原理、分層模型及幀結(jié)構(gòu)作了詳細的分析,并確定了ONU的整體實現(xiàn)方案。其次,設(shè)計了GPON中 ONU的上行鏈路整體方案,進行了詳細的模塊劃分。采用Verilog HDL語言在Quartus II11.0平臺下對各子模塊及上行鏈路頂層模塊進行了RTL設(shè)計,并編寫Testbench在Modelsim SE6.5下完成了功能仿真,仿真結(jié)果滿足G.984.3協(xié)議的要求。其中主要設(shè)計了BCH(39,12,2)編碼以及采用狀態(tài)機實現(xiàn)了GEM封裝;

3、分析了RS(255,239)碼的糾錯性能,設(shè)計了有限域乘法器、求逆器以及RS(255,239)編碼頂層;對CRC算法及加擾算法進行了并行化處理;設(shè)計了上行幀頭生成、GTC成幀、8/16復(fù)用及16/8解復(fù)用模塊。所設(shè)計的上行鏈路系統(tǒng)最高時鐘頻率可達156.25MHz,滿足設(shè)計要求。然后,設(shè)計了GPON中 ONU的下行鏈路的整體方案,主要完成了幀同步電路、幀頭解析及AES加/解密模塊的RTL設(shè)計與仿真。在G.984.3協(xié)議基礎(chǔ)上,設(shè)計了幀頭

4、解析的各子模塊;重點分析了AES加/解密的流程及密鑰擴展算法,完成了AES加/解密系統(tǒng)的頂層設(shè)計與Modelsim仿真,仿真結(jié)果與標準值一致。最后,搭建了FPGA硬件平臺,FPGA芯片選用了Altera公司的EP2CQ208C8N,在嵌入式邏輯分析儀SignalTap II下完成了上行鏈路系統(tǒng)的板級驗證,捕捉到的信號與整體仿真結(jié)果一致。采用Avago公司的HFBR-1414與HFBR-2412完成了光發(fā)射與接收模塊的搭建,并與FPGA進