IEEE1394串行總線物理鏈路層接口的設(shè)計(jì)與驗(yàn)證.pdf

1、從計(jì)算機(jī)的誕生開始，計(jì)算機(jī)的總線技術(shù)便開始經(jīng)歷一個(gè)相對漫長的發(fā)展過程。早期階段，串行總線方式由于其在速度方面的劣勢一直不被人們認(rèn)可。而IEEE1394技術(shù)自產(chǎn)生以來，以其較低的延遲、點(diǎn)對點(diǎn)的傳輸方式以及對等時(shí)數(shù)據(jù)傳輸模式的支持等優(yōu)勢，引起了人們的注意。之后，IEEE1394串行總線標(biāo)準(zhǔn)經(jīng)過不斷地改進(jìn)和完善，同時(shí)具備了傳輸速度快以及帶寬穩(wěn)定的優(yōu)良性能，從最初僅僅在多媒體領(lǐng)域的應(yīng)用，作為與視頻傳輸設(shè)備進(jìn)行互連的一個(gè)重要接口技術(shù)，到現(xiàn)如今已能

2、夠應(yīng)用在對總線的實(shí)時(shí)性與可靠性要求較高的航電系統(tǒng)中，并開始更加廣泛的應(yīng)用于數(shù)字媒體設(shè)備以及網(wǎng)絡(luò)互連中。
　　本文研究的物理層（PHY）與鏈路層（Link）接口模塊部分是IEEE1394物理層的組成部分，它提供了一個(gè)供物理層控制邏輯與鏈路層控制邏輯進(jìn)行相互訪問以及數(shù)據(jù)交互的接口。此模塊主要負(fù)責(zé)解碼來自鏈路層的串行請求，同步來自鏈路層數(shù)據(jù)包中的數(shù)據(jù)并處理其格式，處理并傳輸物理層接收到的數(shù)據(jù)包到鏈路層，以及對接口復(fù)位、禁止、初始化以及

3、LinkOn等實(shí)時(shí)狀態(tài)的描述指示。根據(jù)外部輸入的不同，鏈路層有不同的工作模式，因此接口的工作模式也分為了Alpha模式和Beta模式兩種。兩種工作模式的基本功能大致相同，只有在接口工作時(shí)鐘、狀態(tài)傳輸模式、發(fā)送速度模式以及級聯(lián)方式等方面有細(xì)微的差別。本文對兩種模式下的PHY-Link接口模塊的工作特性分別進(jìn)行了分析和研究。
　　本論文基于對IEEE1394b-2002串行總線協(xié)議標(biāo)準(zhǔn)的理解和分析，首先對IEEE1394的協(xié)議結(jié)構(gòu)以及

4、基本特征進(jìn)行簡要的闡述，并且詳細(xì)介紹了IEEE1394物理層結(jié)構(gòu)中的各個(gè)模塊功能以及相互之間的聯(lián)系。接著著重對PHY-Link接口模塊的工作原理進(jìn)行了解析，提出接口模塊的設(shè)計(jì)劃分以及設(shè)計(jì)方案，完成了IEEE1394的PHY-Link接口模塊IP核的設(shè)計(jì)，使之不僅實(shí)現(xiàn)了傳統(tǒng)1394設(shè)計(jì)中PHY-Link接口的基本功能，同時(shí)在傳輸?shù)奶厥馇闆r以及接口狀態(tài)的變化上進(jìn)行了恰當(dāng)?shù)奶幚?，提高了傳輸?shù)姆€(wěn)定性和準(zhǔn)確性。隨后，根據(jù) PHY-Link接口的功

5、能以及驗(yàn)證規(guī)范，搭建了虛擬驗(yàn)證平臺，通過NC-Verilog的仿真驗(yàn)證工具對設(shè)計(jì)的接口模塊IP核的功能點(diǎn)進(jìn)行仿真驗(yàn)證。之后，又對所設(shè)計(jì)的IP核的數(shù)字部分進(jìn)行了FPGA原型驗(yàn)證，為此專門設(shè)計(jì)了一個(gè)可以應(yīng)用于FPGA平臺上的鏈路層模型，在其基礎(chǔ)上對PHY-Link接口的功能進(jìn)行基于FPGA平臺的仿真驗(yàn)證，最后通過主機(jī)分析測試來觀察結(jié)果是否滿足要求。
　　從虛擬平臺以及FPGA平臺的仿真結(jié)果來看，本課題設(shè)計(jì)的PHY-Link接口的IP核