基于PID數(shù)字控制的降壓型DC-DC變換器中的極限環(huán)振蕩分析與研究.pdf

1、近年來，手機、電腦、數(shù)碼相機等各種電子產(chǎn)品的廣泛應(yīng)用，促進了電源管理模塊的迅速發(fā)展。而數(shù)字控制電源憑借數(shù)字控制相對模擬控制的眾多優(yōu)點，得到了越來越多設(shè)計者的青睞。由于數(shù)字控制電源系統(tǒng)中的模數(shù)轉(zhuǎn)換器（Analog-Digital Converter，ADC）和數(shù)字脈寬調(diào)制器(Digital PulseWidth Modulator，DPWM)模塊存在量化效應(yīng)，很可能使得系統(tǒng)出現(xiàn)極限環(huán)振蕩(Limit CycleOscillation，LC

2、O)現(xiàn)象，從而影響電源系統(tǒng)的穩(wěn)態(tài)和瞬態(tài)性能。
　　本文以數(shù)字PID控制的DC-DC buck變換器系統(tǒng)為研究對象，首先用狀態(tài)空間平均法對DC-DCbuck變換器進行系統(tǒng)建模，推導(dǎo)出系統(tǒng)的平衡點表達式，指明了系統(tǒng)出現(xiàn)極限環(huán)振蕩的根本原因;其次詳細分析了DPWM的位數(shù)和ADC的位數(shù)相等、高l位和高2位三種情況下，系統(tǒng)出現(xiàn)極限環(huán)振蕩的具體情形以及PID參數(shù)對極限環(huán)振蕩的具體影響，得到了極限環(huán)振蕩的振幅、周期表達式以及相應(yīng)的PID參數(shù)滿足

3、的條件;最后進行了相應(yīng)的simulink仿真和FPGA測試。
　　本文研究發(fā)現(xiàn)DPWM的分辨率相對ADC的越高，系統(tǒng)越不容易出現(xiàn)極限環(huán)振蕩。而適當(dāng)增大Kp有助于系統(tǒng)穩(wěn)定，增大Ki容易導(dǎo)致系統(tǒng)出現(xiàn)極限環(huán)振蕩，甚至引起系統(tǒng)發(fā)散。但是，系統(tǒng)在滿足DPWM分辨率比ADC分辨率高2位的情況下，適當(dāng)增大Kp減小Ki系統(tǒng)就很難出現(xiàn)極限環(huán)振蕩，這對于DC-DC變換器系統(tǒng)中的數(shù)字PID控制器的設(shè)計，以及其他相關(guān)數(shù)字控制器的設(shè)計具有了重要的指導(dǎo)意義。