加速度計(jì)尋北儀的數(shù)據(jù)采集與算法的設(shè)計(jì).pdf_第1頁
已閱讀1頁,還剩66頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、隨著導(dǎo)航定位技術(shù)的發(fā)展,尋北儀已經(jīng)廣泛應(yīng)用到各個(gè)領(lǐng)域。相比陀螺式尋北儀,加速度計(jì)無陀螺尋北儀具有結(jié)構(gòu)簡單、響應(yīng)快、價(jià)格低廉、穩(wěn)定性好等特點(diǎn)。在導(dǎo)航、勘探、采礦、工程測(cè)量方面擁有廣泛的應(yīng)用價(jià)值,尤其在頁巖氣勘探、開采上,具有迫切需求。本文根據(jù)加速度計(jì)無陀螺尋北系統(tǒng)的實(shí)際應(yīng)用環(huán)境,以某地質(zhì)頁巖氣勘探開采的應(yīng)用需求為背景,開展了加速度計(jì)尋北系統(tǒng)的研究與設(shè)計(jì)。
  本文以頁巖氣勘探開采為背景,充分利用加速度計(jì)體積小、結(jié)構(gòu)簡單、靈敏度高、可

2、靠性高等優(yōu)點(diǎn),研究了以石英撓性加速度計(jì)為核心構(gòu)成的尋北系統(tǒng)。重點(diǎn)研究了基于FPGA的加速度計(jì)的數(shù)據(jù)采集與處理,針對(duì)加速度計(jì)輸出信號(hào)比較微弱,電流幅值極低,很容易受到外界條件的干擾,測(cè)量難度大等缺點(diǎn),研究并采用一種離散快速正交小波變換(Mallat算法)的方法對(duì)加速度計(jì)輸出數(shù)據(jù)進(jìn)行去噪,得到了較好的濾波效果。在此基礎(chǔ)上,對(duì)系統(tǒng)進(jìn)行了動(dòng)態(tài)性能測(cè)試。實(shí)驗(yàn)結(jié)果表明,該系統(tǒng)具有成本低、響應(yīng)快、穩(wěn)定性好、結(jié)構(gòu)簡單等優(yōu)點(diǎn),滿足某地質(zhì)頁巖氣應(yīng)用背景的需

3、求。
  首先,本文綜述了尋北系統(tǒng)的國內(nèi)外發(fā)展?fàn)顩r,并闡述了尋北的基本原理。在此基礎(chǔ)上,分析了尋北系統(tǒng)的主要精度影響因素,提出了提高精度的方法。同時(shí)對(duì)加速度計(jì)輸出信號(hào)的特點(diǎn)進(jìn)行分析,為后續(xù)的設(shè)計(jì)做準(zhǔn)備。
  然后,在硬件電路設(shè)計(jì)方面,主要設(shè)計(jì)了I/V轉(zhuǎn)換模塊與精密數(shù)據(jù)采集模塊。根據(jù)FPGA中自頂向下的設(shè)計(jì)方法,采用Verilog HDL硬件語言對(duì)精密數(shù)據(jù)采集模塊與傳輸模塊進(jìn)行描述,同時(shí)給出了各個(gè)模塊的仿真波形,驗(yàn)證了上述兩個(gè)

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論