DVB-T2中FEC鏈路輸出處理系統(tǒng)的設計與實現(xiàn).pdf

1、DVB-T2解調(diào)器中輸出處理單元是DVB-T2接收機中重要組成部分。輸出處理系統(tǒng)主要解決了 FEC鏈路輸出基帶幀中有效 TS數(shù)據(jù)流的提取問題。整個處理包括基帶幀解擾處理、基帶幀幀頭校驗處理、數(shù)據(jù)域校驗、緩沖器存儲、數(shù)據(jù)讀寫、空包恢復、TS時鐘恢復、TS數(shù)據(jù)流重建。針對輸出處理設計中采用單比特串行的處理方式限制了前級鏈路輸出的并行度，以及數(shù)據(jù)存儲帶來了存儲資源設計這幾個方面的問題，本文主要的研究內(nèi)容如下：
　?。?）FEC鏈路輸出處

2、理系統(tǒng)的時序設計和RTL實現(xiàn)。結(jié)合基帶幀的數(shù)據(jù)組成特點，采用自頂向下的設計方法，對基帶幀中不同類型的數(shù)據(jù)進行隔離處理。數(shù)據(jù)寫控制采用對RAM空間動態(tài)分配的設計方式來調(diào)節(jié)數(shù)據(jù)的存儲。針對采用2Mbits的FIFO作為存儲空間的方法，該設計中RAM選取選取為單口的RAM，借助空包再插入的間隙，交叉讀取數(shù)據(jù)PLP和公共PLP重組數(shù)據(jù)，節(jié)省了硬件資源。單口RAM在數(shù)據(jù)讀取沖突的問題上，采用優(yōu)先讀的方式，保證數(shù)據(jù)流連續(xù)輸出，將寫控制信號延時保持。

3、
　　（2）對接收中可能帶來錯誤的分組信息情況，設計了一種利用數(shù)據(jù)中的ISCR偏移量和包時長調(diào)節(jié)插入空包個數(shù)來糾正公共PLP和數(shù)據(jù)PLP的同步的方法。
　?。?）對系統(tǒng)中需要用到的基帶幀數(shù)據(jù)解擾和 CRC校驗全部采取了兩路并行的結(jié)構(gòu)設計，提高了數(shù)據(jù)的傳輸速率，同時也滿足了前級譯碼器為提高數(shù)據(jù)吞吐率高并行度設計的要求。在對基帶頭數(shù)據(jù)進行CRC校驗時，解決了數(shù)據(jù)流模式適配判斷的問題。
　?。?）FEC鏈路輸出處理系統(tǒng)的仿真