基于FPGA的視頻穩(wěn)像系統(tǒng)設(shè)計與實現(xiàn).pdf

1、視頻內(nèi)部或者外部物體運動導(dǎo)致抖動現(xiàn)象，穩(wěn)像系統(tǒng)可以盡可能獲取圖像偏移值并補償，使圖像從模糊變得清晰。傳統(tǒng)的光學(xué)穩(wěn)像、機械穩(wěn)像成本高、功耗高、精度低，相比而言，電子穩(wěn)像能夠克服以上缺點，具有更優(yōu)的性能。
　　本文分析了電子穩(wěn)像系統(tǒng)的一般設(shè)計框架和流程，由于灰度投影算法更能反映圖像的整體性、運算量小，且容易移植到硬件平臺上，所以本文采用灰度投影穩(wěn)像算法并基于FPGA平臺DEII115實現(xiàn)穩(wěn)像系統(tǒng)。
　　一般的電子穩(wěn)像系統(tǒng)設(shè)計框架

2、需要緩存三幀圖像，即當(dāng)前幀、參考幀和待顯示幀。本文采用相鄰幀相似原則改進系統(tǒng)設(shè)計方案，使得本系統(tǒng)只需要存儲一幀圖像即可，把第一個當(dāng)前幀作為參考幀并作行列投影，永久緩存這個參考幀的行列投影數(shù)組；后續(xù)的圖像幀作為當(dāng)前幀處理，并把每一幀計算得到的圖像偏移值作用于下一個當(dāng)前幀，這個被作用的當(dāng)前幀即被補償并實時顯示，實現(xiàn)三幀合一，節(jié)省了硬件資源并優(yōu)化了視頻穩(wěn)像系統(tǒng)的實時性。
　　本文用硬件描述語言verilog實現(xiàn)灰度投影算法，難點在于數(shù)據(jù)

3、緩存和計算復(fù)雜?；叶韧队八惴ǖ挠行┠K需要讀取同一圖像兩次，第一次收集統(tǒng)計信息，第二次再作用于圖像，必需緩存圖像，導(dǎo)致視頻流中斷，產(chǎn)生至少讀取一幀圖像的延時；有些模塊計算涉及到浮點數(shù)或者三角函數(shù)計算，硬件描述語言實現(xiàn)難度大，對于類似模塊本文作了裁剪。另外灰度投影算法互相關(guān)計算等部分需要多次循環(huán)，導(dǎo)致軟件在綜合時難度劇增，也使系統(tǒng)無法實現(xiàn)視頻穩(wěn)像的實時性，本文將圖像讀取和灰度投影算法的循環(huán)放在一起，即，讀取一個像素的同時進行一次計算，直到