高端路由器設(shè)備的時鐘板設(shè)計與FPGA實現(xiàn).pdf_第1頁
已閱讀1頁，還剩74頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、同步以太網(wǎng)是一種基于物理層的時鐘同步技術(shù)，能夠很好地解決在網(wǎng)絡(luò)IP化過程中，傳統(tǒng)TDM業(yè)務(wù)與分組網(wǎng)絡(luò)之間存在的同步與定時問題。單一的同步以太網(wǎng)只適用于沒有時間同步要求的情況，而對于有時間同步要求的應(yīng)用場景，則通常采用在同步以太網(wǎng)的基礎(chǔ)上結(jié)合IEEE1588V2協(xié)議的方法來實現(xiàn)系統(tǒng)的高精度時間同步要求?；贗EEE1588V2的同步以太網(wǎng)解決了通用以太網(wǎng)延遲時間長且同步能力差的瓶頸，因此受到了業(yè)內(nèi)人士的廣泛關(guān)注。
　　本文首先研究了

2、分組網(wǎng)絡(luò)中的時鐘同步和時間同步方式，選出了適合于本課題的同步以太網(wǎng)時鐘同步方式和IEEE1588V2時間同步方式。接著，通過對高端路由器系統(tǒng)內(nèi)的時鐘同步和時間同步方案進(jìn)行分析，提出了高端路由器設(shè)備中時鐘板的功能和主要技術(shù)指標(biāo)。隨后，制定時鐘板的總體設(shè)計方案，根據(jù)具體方案對芯片進(jìn)行選型，并設(shè)計了各模塊的硬件電路。最后，對時鐘板上邏輯部分所要實現(xiàn)的功能進(jìn)行分析，將邏輯劃分為三級時鐘處理、Localbus接口和時間同步處理3大模塊，并對每個模

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論