高速數(shù)據(jù)緩存和開關(guān)矩陣設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著現(xiàn)代社會(huì)的信息化程度越來越高，各種滿足人們需求的信息量也在急劇增加，如此海量信息的高速、可靠、實(shí)時(shí)傳輸便成為研究人員關(guān)注的一個(gè)熱點(diǎn)。由于業(yè)界之前廣泛采用的是并行傳輸技術(shù)，其存在時(shí)鐘和數(shù)據(jù)無法精確對(duì)齊、PCB布線困難以及信號(hào)間串?dāng)_嚴(yán)重等缺陷，使得傳輸速率的提升已經(jīng)達(dá)到設(shè)計(jì)瓶頸，但仍不能滿足日益增長的高速要求。而最近幾年新興的高速串行傳輸技術(shù)由于具有更高的帶寬、更強(qiáng)的抗干擾能力和更便捷易用的接口等優(yōu)點(diǎn)，正在迅速成為業(yè)界最流行的設(shè)計(jì)方式。

2、在高速串行接口的具體實(shí)現(xiàn)過程中，越來越多的開發(fā)人員偏向于采用現(xiàn)場可編程門陣列（FPGA），其具有的良好可重構(gòu)性、設(shè)計(jì)簡單易實(shí)現(xiàn)等優(yōu)點(diǎn)使得FPGA成為一種高性價(jià)比的技術(shù)手段。
　　本論文以 Xilinx公司 FPGA作為實(shí)現(xiàn)平臺(tái)，在深入研究高速串行收發(fā)器RocketIO GTX的基礎(chǔ)上，完成了高速數(shù)據(jù)采集與存儲(chǔ)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)。本系統(tǒng)以Virtex-6系列FPGA XC6VLX240T為設(shè)計(jì)平臺(tái)，構(gòu)建了高速數(shù)據(jù)開關(guān)矩陣，能夠?qū)DC

3、采集的射頻信號(hào)進(jìn)行分流控制，并實(shí)時(shí)存入SATA接口的磁盤陣列，并能通過專用高速接口對(duì)存儲(chǔ)數(shù)據(jù)進(jìn)行高速下載，將回讀數(shù)據(jù)送至本地計(jì)算機(jī)和用戶設(shè)備。本論文取得的主要研究成果為：
　　1.完成了高速數(shù)據(jù)串行接口的設(shè)計(jì)與實(shí)現(xiàn)。針對(duì)高速串行傳輸技術(shù)的特點(diǎn)，深入研究并分析了RocketIO GTX的組成結(jié)構(gòu)和工作原理。RocketIO作為精密器件，內(nèi)部結(jié)構(gòu)和參數(shù)配置十分復(fù)雜，采用普通的調(diào)用底層原語的方式非常麻煩和容易出錯(cuò)，而借助于Xilinx公

4、司提供的IP核開發(fā)向?qū)t使得設(shè)計(jì)變的簡單易用。首先進(jìn)行了GTX自身的環(huán)回測試，測試成功說明參數(shù)配置的正確，確保了基本通信鏈路的建立。其次進(jìn)行了不同F(xiàn)PGA的GTX通信測試。由于GTX工作在很高的時(shí)鐘頻率控制下，其對(duì)于時(shí)鐘的要求非常嚴(yán)苛，因此此處的時(shí)鐘配置方式需要做出進(jìn)一步修正，采用專用參考時(shí)鐘路由驅(qū)動(dòng)的方式。通過實(shí)際測試發(fā)現(xiàn)，RocketIO運(yùn)行速率穩(wěn)定可達(dá)3Gbps，滿足該系統(tǒng)的要求。
　　2.完成了高速數(shù)據(jù)緩存和開關(guān)矩陣的設(shè)計(jì)