基于FPGA和PCI的圖像處理系統(tǒng)設(shè)計(jì).pdf

1、隨著光學(xué)和電子技術(shù)的發(fā)展，用來(lái)代替人類視覺(jué)的圖像處理系統(tǒng)在諸多領(lǐng)域得到了廣泛應(yīng)用，如系統(tǒng)安全、軍事對(duì)抗、工業(yè)檢測(cè)、生物醫(yī)學(xué)等。與此同時(shí)，人們對(duì)圖像處理系統(tǒng)的要求也越來(lái)越高，如更快的速度、更低的功耗、更強(qiáng)大的功能等。為了順應(yīng)圖像處理領(lǐng)域的發(fā)展趨勢(shì)，本文研究設(shè)計(jì)了一種基于FPGA和PCI的圖像處理系統(tǒng)。
　　本文著重研究了圖像處理系統(tǒng)的硬件設(shè)計(jì)，包括電源、CameraLink圖像采集、核心處理器FPGA、SSRAM和DDR2 SDRA

2、M外圍數(shù)據(jù)存儲(chǔ)以及PCI數(shù)據(jù)傳輸?shù)雀鱾€(gè)模塊的原理圖和PCB設(shè)計(jì)。其中，原理圖設(shè)計(jì)部分重點(diǎn)介紹了系統(tǒng)的電源模塊設(shè)計(jì)，PCB設(shè)計(jì)部分重點(diǎn)介紹了關(guān)鍵器件的布局和重要信號(hào)的布線。
　　此外，本文設(shè)計(jì)系統(tǒng)包含有許多高速器件，它們的信號(hào)極易受到干擾，如信號(hào)傳輸過(guò)程中的反射、串?dāng)_，電源系統(tǒng)的諧振、同步開(kāi)關(guān)噪聲(SSN)等都會(huì)影響信號(hào)質(zhì)量。為了防止這些干擾，本文在研究了信號(hào)完整性(SI)和電源完整性(PI)的理論基礎(chǔ)上，對(duì)DDR2的差分時(shí)鐘信號(hào)、