14位超高速CMOS數(shù)模轉(zhuǎn)換器研究.pdf

1、在寬帶通信應(yīng)用中，對發(fā)射和接收電路的要求是十分嚴(yán)格的。在這些通信系統(tǒng)中，諸如模數(shù)轉(zhuǎn)換器（ADC）和數(shù)模轉(zhuǎn)換器（DAC）這樣的數(shù)據(jù)轉(zhuǎn)換器通常被要求具有10位以上的精度以及200MSPS以上的采樣速率。因此，高性能ADC和DAC常常會成為高性能通信芯片的設(shè)計(jì)瓶頸。電流舵DAC由于具有極高的采樣速率和良好的CMOS工藝兼容性，一直是高性能DAC設(shè)計(jì)的主流結(jié)構(gòu)。然而，電流舵DAC也存在著其難以忽視的缺點(diǎn)，電流單元間的失配和開關(guān)毛刺通常會嚴(yán)重影響

2、DAC的整體線性度。通過嚴(yán)謹(jǐn)?shù)陌鎴D規(guī)劃和額外校準(zhǔn)電路的應(yīng)用可以在一定程度上補(bǔ)償失配所帶來的影響，而引入諸如動態(tài)單元匹配（DEM）這樣的隨機(jī)譯碼結(jié)構(gòu)則可以進(jìn)一步提升DAC的整體動態(tài)性能。
　　本文基于SMIC0.13μm標(biāo)準(zhǔn)CMOS工藝，實(shí)現(xiàn)了一種14位雙通道分段電流舵數(shù)模轉(zhuǎn)換器，其中采樣時(shí)鐘頻率最高可達(dá)3GHz。該DAC采用5-9分段方式，其中高5位采用創(chuàng)新性的分組隨機(jī)旋轉(zhuǎn)二進(jìn)制譯碼，低9位采用傳統(tǒng)二進(jìn)制譯碼。DAC的電流單元采用

3、12位本征精度的單位電流源，電流源布局為對角線結(jié)構(gòu)，消除一個方向的梯度誤差。分組隨機(jī)旋轉(zhuǎn)二進(jìn)制譯碼能夠有效擴(kuò)展單組隨機(jī)旋轉(zhuǎn)二進(jìn)制譯碼（RRBS）的范圍，與普通隨機(jī)二進(jìn)制譯碼相比，能夠減少電路的復(fù)雜度，提高電路的運(yùn)行速度，增強(qiáng)電流源的動態(tài)匹配性能，更加適合先進(jìn)的工藝制程。DAC的電流單元采用四開關(guān)結(jié)構(gòu)，并利用共源共柵晶體管提高輸出阻抗，減小時(shí)鐘饋通效應(yīng)。通過調(diào)整時(shí)鐘電路的交叉點(diǎn)，得到合適的差分交叉點(diǎn)時(shí)鐘，利用交叉點(diǎn)可控的時(shí)鐘控制DAC開關(guān)

4、的交叉點(diǎn)，減少DAC的開關(guān)輸出毛刺，提高DAC的整體性能。利用偏置復(fù)制技術(shù)產(chǎn)生與溫度無關(guān)的穩(wěn)定可靠偏置電壓和電流。
　　基于Cadence環(huán)境下的Spectre仿真器以及Layout工具，完成了電路的設(shè)計(jì)和版圖布局。在負(fù)載為50Ω的條件下，輸出電壓擺幅為±lV，滿量程電流為20mA。在3.125GS/s的采樣率下，通過兩種譯碼模式（DEM譯碼和二進(jìn)制譯碼）的合理選擇，DAC可以在相當(dāng)寬的頻率范圍內(nèi)獲得74dB以上的SFDR，整個系