TDD-LTE系統(tǒng)下行多用戶控制信道實現(xiàn)關(guān)鍵技術(shù)研究.pdf

1、長期演進（Long-Term Evolution，LTE）在近年來得到了極大發(fā)展和廣泛應用。分時長期演進（Time Division Long Term Evolution，TDD-LTE）是它的一個重要的發(fā)展方向。本文研究了TDD-LTE系統(tǒng)中物理下行控制信道（Physical Downlink Control Channel，PDCCH）的關(guān)鍵技術(shù)和實現(xiàn)方法，及其在 TMS320C6670多核DSP平臺上的實現(xiàn)。
　　論文分析

2、了TDD-LTE物理層協(xié)議，梳理了PDCCH信道的輸入格式與功能；研究了發(fā)射機和接收機的關(guān)鍵算法，進行算法選型；設(shè)計了收發(fā)數(shù)據(jù)處理的流程，在Matlab上搭建鏈路級浮點仿真平臺；分析了全部四種格式的PDCCH在加性高斯白噪聲（Additive White Gaussian Noise，AWGN）信道下的性能，研究了單天線和發(fā)射分集對信道性能的影響。
　　論文研究了TDD-LTE實驗系統(tǒng)所使用的串行快速輸入輸出接口（Serial R

3、apid I/O，SRIO）。論文分析了SRIO接口的體系規(guī)范和編程機制；基于實驗樣機的整體結(jié)構(gòu)和協(xié)議規(guī)定，完善設(shè)計了基于SRIO的物理層與調(diào)度層及射頻單元的數(shù)據(jù)傳輸模式；測試了物理層與調(diào)度層，物理層與射頻單元間SRIO的連通性；論文同時測試了DSP與調(diào)度層和射頻單元兩個通道的數(shù)據(jù)傳輸速率，驗證了SRIO的性能滿足實驗樣機的通信要求。
　　論文研究了TMS320C6670多核DSP芯片的特點，在多核DSP平臺上完成了PDCCH收發(fā)

4、信機的實現(xiàn)；論文利用了比特加速協(xié)處理器（Bit Rate Coprocessor，BCP）對PDCCH發(fā)端的CRC添加、速率匹配、咬尾卷積編碼和調(diào)制進行加速。
　　論文重點研究了PDCCH信道盲檢測過程的實現(xiàn)。PDCCH由于先驗信息不足，在收端必須通過盲檢測進行解析，根據(jù)協(xié)議規(guī)定，盲檢測次數(shù)最多可達44次，從而成為實驗系統(tǒng)的性能瓶頸；論文對比了基于軟件優(yōu)化和基于維特比譯碼協(xié)處理器（Viterbi-Decoder Coprocess

5、or2，VCP2）的兩種備選譯碼優(yōu)化方案，聯(lián)合使用內(nèi)聯(lián)指令和增強型直接內(nèi)存訪問（Enhanced Direct Memory Access3，EDMA3），提高了盲檢效率，測試驗證在44次盲檢測條件下，仍能在規(guī)定時間內(nèi)完成；
　　論文對不同定標方式進行了分析，驗證了系統(tǒng)定標選擇的合理性；論文對軟判和硬判譯碼方式的性能進行了測試和分析，基于性能上的優(yōu)勢，選定了軟判方式作為譯碼方法；論文利用信道模擬器對實驗系統(tǒng)中PDCCH收發(fā)信機的性