基于FPGA彈載雷達信號處理機系統(tǒng)設計與開發(fā).pdf

1、本文主要介紹毫米波雷達導引頭信號處理機的設計與開發(fā)。信號處理機是雷達導引頭的核心部件，首先信號處理機需要負責回波數(shù)據(jù)的處理，檢測識別出待攻擊目標，然后信號處理機根據(jù)信號檢測結果生成相應的控制指令，用以協(xié)調(diào)其他分系統(tǒng)工作。隨著雷達信號處理技術的快速發(fā)展，處理算法復雜度增加、數(shù)據(jù)量成倍增長，對信號處理機性能也提出更高的要求。
　　本文首先根據(jù)相關指標確定信號處理系統(tǒng)的工作體制與發(fā)射波形，從而明確信號處理機的工作流程，并完成信號處理機的

2、總體設計。該雷達導引頭具有脈沖多普勒和步進頻率兩種工作體制，由于導引頭工作在毫米波波段，較小的運動速度也會引起較大的多普勒頻移，因此針對運動目標采用脈沖多普勒工作體制；對于慢速或靜止目標，導引頭采用步進頻率工作體制，在該體制下通過多個脈沖的相參合成，獲得目標場景的高分辨一維距離像，通過高分辨的一維距離像完成對目標的檢測和識別。同時，為了提高雷達作用范圍，本導引頭采用簡單脈沖和線性調(diào)頻脈沖兩種發(fā)射波形。最后，給出了不同模式下的信號處理過程

3、及整個信號處理機的工作流程。
　　由于彈載平臺的特殊性，促使雷達導引頭信號處理機朝著小型化、低功耗、高可靠性的方向不斷發(fā)展。綜合考慮各種方案，在此選擇FPGA+DSP的系統(tǒng)架構，其中FPGA選取Xilinx公司Virtex-6系列，DSP選擇TI公司的TMS320C6416。通常情況下，底層信號處理算法處理的數(shù)據(jù)量較大、對處理速度要求比較高，但其運算結構相對簡單，適于FPGA進行硬件實現(xiàn)，如：脈沖壓縮、脈沖積累、濾波、恒虛警檢測等