基于CUDA的簡化并行編程方案設(shè)計.pdf

1、NVIDIA公司設(shè)計的基于GPGPU的通用并行計算架構(gòu)CUDA已經(jīng)在各個領(lǐng)域得到廣泛的應(yīng)用。本文針對GPGPU設(shè)備外部的并行設(shè)計了基于CUDA的簡化并行編程方案。首先，本文針對大批量數(shù)據(jù)場景提出了GPGPU設(shè)備間并行編程簡化方案，以輔助本文提出的多地址空間封裝技術(shù)能夠獨立地運行于集群環(huán)境中。此外，本文提出的GPGPU設(shè)備間并行編程解決方案引入了數(shù)據(jù)復(fù)用技術(shù)，對視頻處理任務(wù)場景提供了優(yōu)化。其次，本文針對CUDA并行編程中內(nèi)存管理與多地址空

2、間架構(gòu)具有較高耦合度這一問題，提出了多地址空間封裝技術(shù)來簡化CPU與GPGPU設(shè)備間的并行編程。
　　基于多地址空間封裝技術(shù)，本文提出了源碼轉(zhuǎn)換技術(shù)，以進一步簡化CUDA編程中的內(nèi)存管理，允許編程者對于內(nèi)存相關(guān)變量采取只聲明不維護的編碼方式。在實驗中，本文將多地址空間封裝技術(shù)與CUDA的統(tǒng)一虛擬尋址技術(shù)進行了對比，實驗結(jié)果表明:當計算所需數(shù)據(jù)位于其它設(shè)備中時，在執(zhí)行訪存密集型任務(wù)時，多地址空間封裝技術(shù)占有性能優(yōu)勢;在執(zhí)行計算密集型