納米工藝下高密度物理設(shè)計(jì)的時(shí)序優(yōu)化方法.pdf

1、本文以YHFT-XX芯片XXX模塊的物理設(shè)計(jì)為研究背景，解決在設(shè)計(jì)過程中所遇到的時(shí)序優(yōu)化問題。YHFT-XX是一款高性能多核 DSP芯片，設(shè)計(jì)目標(biāo)頻率為1GHz，XXX模塊主要完成向量運(yùn)算。XXX模塊導(dǎo)入設(shè)計(jì)初始網(wǎng)表單元數(shù)量為195000， Floorplan規(guī)劃為500μmx1700μm，并在上部左右兩側(cè)各預(yù)留一個(gè)35μmx115μm的矩形，放置電源保護(hù)模塊，設(shè)計(jì)面積為840000μm2。在設(shè)計(jì)中主要挑戰(zhàn)為：(1)存儲(chǔ)模塊內(nèi)部延時(shí)過大

2、，導(dǎo)致時(shí)鐘樹綜合質(zhì)量較差，不能滿足頂層設(shè)計(jì)對(duì)于模塊的要求，與之相關(guān)的讀寫路徑存在大量的建立時(shí)間和保持時(shí)間違反，布局布線之后設(shè)計(jì)的整體密度偏高，并出現(xiàn)兩個(gè)局部密度較高的區(qū)域；(2)設(shè)計(jì)中單元密度偏高，修復(fù)大量的建立時(shí)間和保持時(shí)間違反十分困難。
　　本文的主要工作和創(chuàng)新點(diǎn)體現(xiàn)在以下方面：
　　首先，提出一種有用時(shí)鐘偏差的多級(jí)借用方法，以彌補(bǔ)EDA工具有用時(shí)鐘偏差借用機(jī)制的不足，提高時(shí)鐘樹綜合的質(zhì)量。針對(duì)設(shè)計(jì)中存在的問題，通過詳盡

3、的時(shí)序分析得出應(yīng)該從時(shí)鐘樹綜合階段開始優(yōu)化，利用有用時(shí)鐘偏差借用機(jī)制提高時(shí)鐘樹綜合的質(zhì)量，但是EDA工具中的有用時(shí)鐘偏差借用機(jī)制存在局限性，不能滿足設(shè)計(jì)的要求。因此，通過有用時(shí)鐘偏差的多級(jí)借用方法，時(shí)鐘樹綜合少用將近一百個(gè)反相器，大量建立時(shí)間和保持時(shí)間違反得到優(yōu)化，并將該算法推廣到其他模塊中運(yùn)用，同樣取得了較好的效果，設(shè)計(jì)整體單元密度降低約3％，局部密度較高區(qū)域降低近2%，修復(fù)保持時(shí)間違反少用緩沖單元2000多。
　　其次，提出一

4、種高密度物理設(shè)計(jì)中保持時(shí)間違反的修復(fù)算法。在時(shí)序修復(fù)階段，由于設(shè)計(jì)中單元密度偏高，時(shí)序修復(fù)工具在給定的最大搜索范圍內(nèi)找不到足夠的空間插入緩沖單元，因此部分路徑違反無法修復(fù)。針對(duì)工具無法修復(fù)的路徑，在違反路徑中找到插入緩沖單元的最優(yōu)節(jié)點(diǎn)，然后在節(jié)點(diǎn)附近查找插入緩沖單元的位置，使其在消除單元重疊時(shí)移動(dòng)單元的總代價(jià)最小，在消除單元重疊的過程中，不移動(dòng)時(shí)鐘樹單元和寄存器單元等具有固定屬性的單元，以確保對(duì)原設(shè)計(jì)的時(shí)序影響最小。
　　通過以上