高速自適應(yīng)判決反饋均衡器的設(shè)計(jì).pdf

1、隨著信息時(shí)代的快速發(fā)展，信息的傳輸量及傳輸速率均在日益增大，串行器/解串器(SerDes)便是在這樣的背景下逐漸成為了數(shù)據(jù)傳輸系統(tǒng)中最常用的結(jié)構(gòu)之一。另一方面，因自適應(yīng)判決反饋均衡器能夠處理由信道的有限帶寬、串?dāng)_、阻抗非連續(xù)導(dǎo)致的反射等非理想特性所造成的碼間干擾，以及信道特性隨時(shí)間變化等不利因素對(duì)傳輸信號(hào)的損害，其也逐漸成為了SerDes系統(tǒng)的主要模塊之一。
　　 本文在詳細(xì)討論了碼間干擾產(chǎn)生的機(jī)理并分析了各種均衡器結(jié)構(gòu)的優(yōu)劣特

2、性之后，重點(diǎn)闡述了數(shù)字域的自適應(yīng)判決反饋均衡器的設(shè)計(jì)和實(shí)現(xiàn)。本文基于TSMC0.18umCMOS工藝，為高速SerDes接收機(jī)設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)6.25Gb/s、2抽頭的自適應(yīng)判決反饋均衡器。它主要包括半速率判決反饋均衡電路及系數(shù)更新電路。為達(dá)到高的工作速率，判決反饋均衡電路采用了半速率結(jié)構(gòu)，并采用工作速率較高的電流模(Current ModelLogic，CML)邏輯設(shè)計(jì)了其主要的子模塊;系數(shù)更新電路則主要由誤差檢測(cè)模塊、存儲(chǔ)抽頭系數(shù)的

3、上/下計(jì)數(shù)器及數(shù)模轉(zhuǎn)換器3個(gè)子模塊組成。此外還詳細(xì)介紹了本系統(tǒng)的偏置電路設(shè)計(jì)，其由帶隙基準(zhǔn)參考源及電壓轉(zhuǎn)電流模塊組成。
　　 本文設(shè)計(jì)的自適應(yīng)判決反饋均衡器已經(jīng)流片，并完成了在片測(cè)試。測(cè)試結(jié)果表明，在輸入數(shù)據(jù)速率為6.25Gb/s、系統(tǒng)時(shí)鐘頻率為3.125GHz的條件下，自適應(yīng)算法在均衡的過程中能起到一定的作用，初步達(dá)到了設(shè)計(jì)要求。在對(duì)測(cè)試結(jié)果進(jìn)行分析與討論之后，本文還給出了自適應(yīng)算法和電路改進(jìn)的初步方案和仿真結(jié)果，這些都有助于